JPS61234538A - Ｉｃ実装構造 - Google Patents

Ｉｃ実装構造

Info

Publication number
JPS61234538A
JPS61234538A JP60077057A JP7705785A JPS61234538A JP S61234538 A JPS61234538 A JP S61234538A JP 60077057 A JP60077057 A JP 60077057A JP 7705785 A JP7705785 A JP 7705785A JP S61234538 A JPS61234538 A JP S61234538A
Authority
JP
Japan
Prior art keywords
face
mounting structure
mounting
wiring conductor
active surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60077057A
Other languages
English (en)
Inventor
Hironobu Ozawa
小沢　弘延
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP60077057A priority Critical patent/JPS61234538A/ja
Publication of JPS61234538A publication Critical patent/JPS61234538A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回路基板へのＩＣ実装構造に関する。
〔発明の概要〕
本発明は、回路基板へのＩＣ−裏構造において配線導体
を共有せず、且つ、ＸＣ能動面を向かい合わせ配置、接
合することにより、ＩＣ実装の高密度化に寄与するもの
である。
〔従来技術〕
、＠４図は従来のワイヤーボンディング方式によるＩＣ
実装構造を示し、回路基板上に接着剤等により実装され
九Ｉ　Ｃ７は、ボンディングワイヤー１０ｔ−用いて、
配線導体２と、ＩＣバットとが接合されている。
第５図は従来のテープキャリア方式によるＩＣ実装構造
を示し、ＩＣＩ上のバンプ５と、配線導体２が直接接合
されている、 〔発明が解決しようとする問題点及び目的〕しかし、前
述の従来技術では、多数のＩＣを取り付けようとする場
合には、回路平面サイズが大きくなってしまうという問
題点を有する。
そこで、本発明は、このような問題点を解決するもので
、その目的とするところは、小型な、高密度なＩＣ実装
構造を提供するところにある。
〔問題を解決する定めの手段〕
本発明のＩＣ実装構造は、配線導体を共有せず且つＩＣ
能動面を向い合わせに配置接合することをｔｖｆ徴とす
る。
〔実施例〕
以下に本発明の実施例を図面にもとづいて説明する。
第１図は１本発明によるＩＣ実装構造の断面図であって
、１は第１のＩＣ１１′は第２のＩＣ５２は第１のＩＣ
１に形成されｔバンプ、２′は第２のＸ　Ｃ１’に形成
されｔバンプ、３は配線導体、４は配線導体３よりのび
几平らなフィンガ一部、５は回路基材である。バンプ材
質は主に金、半田等が用いられ、又回路基材は主にボリ
イばド、ガラエボ等が用いられている。実装方法として
は第１のＩＣ１又は第２のＸ　Ｃ１’の一方のギヤング
ボンディング後、ｗＸ２の工Ｃｔ−７エイスダウン法に
て実装する形態、又は、両ＩＣを同時にフェースダウン
法等にて実装する形態等、種々の方法がある。
第２図は本発明によるＩＣ実装構造の他の実施例である
。１はバンプ付ＩＣｌ３は配線導体、９は配線導体２工
りのびｔ突出部を有するフィンガ一部、２はＩＣ！ＫＡ
備され九バンプ、７はバンプ無ＩＣ１６はモールド剤、
８は回路基材である。
バンプ無ＩＣ７は、フィンガー突出部９に工す実装され
る。実装後バンプ付ＩＣ１はフェースダウン法等により
、共有化しない配線導体（突出部を。
有するフィンガ一部５）に実装される。また、バンプ無
ＩＣ７の裏面（能動面の反対側）の断面的位置は、第２
図に示す通り回路基材８と同−面又は回路基材内に収納
することができる。
第３図は本発明によるＩＣ実装構造の平面図である。起
重導体２は共有せず、別々にバンプ２゜２′に接合され
ている。
尚、ここに挙げｔ実施例はあくまでも一実施例にすぎな
いものである。
〔発明の効果〕
以上述べ友ように発明によれば、ＩＣ能動面を向かい合
わせ配置、接合することＫより、実装面積の縮少化がは
かられ、高密度実装が可能である、
【図面の簡単な説明】
第１図は本′＠明のＩＣ実装構造の一実施例を示す断面
図、 第２図は本発明のＩＣ実装構造の他の実施例を示す断面
図、 第３図は本発明のＩＣ実装構造の平面図、第４図は従来
のワイヤーボンディングによるＥＣ実装構造を示す断面
図、 第５図は従来のギヤングポンディングによるＩＣ実装構
造を示す断可図。 １．１′・・・バンプ付ＩＣ（＄１のＩＣ）２．２′・
・・ＩＣに具備されたバンプ５・・・回路基材に接合さ
れ几配線導体４・・・配線導体よりのびｔ平らなフィン
ガ一部５・・・回路基材 ６・・・モールド剤 ７・・・バンプ無ＩＣ ８・・・回路基材 ？・・・配線導体よりのびた突出部を有するフィンガ一
部 １０・・・ボンディングワイヤー 以　　　上 第１図 １１２図 第３図

Claims (1)

    【特許請求の範囲】
  1. 配線導体を共有せず、且つ、ＩＣ能動面を向い合わせに
    配置接合することを特徴とするＩＣ実装構造。
JP60077057A 1985-04-11 1985-04-11 Ｉｃ実装構造 Pending JPS61234538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60077057A JPS61234538A (ja) 1985-04-11 1985-04-11 Ｉｃ実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60077057A JPS61234538A (ja) 1985-04-11 1985-04-11 Ｉｃ実装構造

Publications (1)

Publication Number Publication Date
JPS61234538A true JPS61234538A (ja) 1986-10-18

Family

ID=13623159

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60077057A Pending JPS61234538A (ja) 1985-04-11 1985-04-11 Ｉｃ実装構造

Country Status (1)

Country Link
JP (1) JPS61234538A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226886A (ja) * 1990-01-31 1991-10-07 Nec Corp 磁気式バーコード検出器
FR2813436A1 (fr) * 2000-08-25 2002-03-01 Orient Semiconductor Elect Ltd Structure d'encapsulation d'une base et d'une pastille connectees par pastilles a bosses
US6664618B2 (en) 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP2007073566A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体装置と半導体実装方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226886A (ja) * 1990-01-31 1991-10-07 Nec Corp 磁気式バーコード検出器
FR2813436A1 (fr) * 2000-08-25 2002-03-01 Orient Semiconductor Elect Ltd Structure d'encapsulation d'une base et d'une pastille connectees par pastilles a bosses
US6664618B2 (en) 2001-05-16 2003-12-16 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
US7049687B2 (en) 2001-05-16 2006-05-23 Oki Electric Industry Co., Ltd. Tape carrier package having stacked semiconductor elements, and short and long leads
JP2007073566A (ja) * 2005-09-05 2007-03-22 Matsushita Electric Ind Co Ltd 半導体装置と半導体実装方法

Similar Documents

Publication Publication Date Title
JPH03255657A (ja) 混成集積回路装置
JPH10189653A (ja) 半導体素子およびこの半導体素子を有する回路モジュール
JPS61234538A (ja) Ｉｃ実装構造
JPH0284368U (ja)
JPS6216535A (ja) 電子装置
JP2527562Y2 (ja) 基板接続構造
JP3101000B2 (ja) 接合用バンプ形成方法
JPH05326833A (ja) 半導体実装基板
JPS61225825A (ja) Ｉｃ実装構造
JP2783233B2 (ja) Ｌｓｉパッケージ
JP2806816B2 (ja) ボンディング装置およびこれを用いたボンディング方法
JPS61247042A (ja) Ｉｃ実装構造
JPH01139449U (ja)
JPS61225824A (ja) Ｉｃ実装
JPS60194372U (ja) 混成集積回路
JPH01179446U (ja)
JPS6035569U (ja) チップキャリアのバンプ接続構造
JPS58182458U (ja) 回路ユニツト
JPS593490U (ja) 中継端子
JPS6059538U (ja) 半導体チップキャリアケ−ス
JPH0350748A (ja) 半導体装置
JPH04142766A (ja) チップキャリア
JPS6120079U (ja) 半導体装置実装用基板
JPS58187151U (ja) 高密度パツケ−ジ
JPH0373996B2 (ja)