JPH01120125A - Ａ／ｄ変換機能テスト方法 - Google Patents
Ａ／ｄ変換機能テスト方法Info
- Publication number
- JPH01120125A JPH01120125A JP27796887A JP27796887A JPH01120125A JP H01120125 A JPH01120125 A JP H01120125A JP 27796887 A JP27796887 A JP 27796887A JP 27796887 A JP27796887 A JP 27796887A JP H01120125 A JPH01120125 A JP H01120125A
- Authority
- JP
- Japan
- Prior art keywords
- test
- ram
- tester
- signal
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、Ａ／Ｄ変換部を有する半導体装置のＡ／Ｄ
変換機能をテストする方法に関し、特にそのテスト時間
の短縮に関するものである。
変換機能をテストする方法に関し、特にそのテスト時間
の短縮に関するものである。
第２図は従来のＡ／Ｄ変換機能テスト方法によるテスト
システムのブロック図である。図において、１は半導体
集積回路試験装＠（以下テスタと記す）、２はテスタ１
より出力されるテスト用のディジタル信号ｄ。をアナロ
グ信号ａに変換するＤ／Ａ変換器、３は被測定デバイス
（以下ＯＵＴと配す）である。このＤＵＴ３は、中央処
理装置（以下ｃｐｕと記す）４と、このＣＰＵ４によっ
て制御されるＡ／Ｄ変換部５および出力部６を有
・している。７はテスタ１のＣＰＬＩであり、これによ
りＤＬＪＴ３の出力部６から出力されるディジタル信号
ｄとテスト用のディジタル信号ｄ。とを比較して、ＤＵ
Ｔ３のＡ／Ｄ変換部５の機能の良否を判定するように構
成されている。
システムのブロック図である。図において、１は半導体
集積回路試験装＠（以下テスタと記す）、２はテスタ１
より出力されるテスト用のディジタル信号ｄ。をアナロ
グ信号ａに変換するＤ／Ａ変換器、３は被測定デバイス
（以下ＯＵＴと配す）である。このＤＵＴ３は、中央処
理装置（以下ｃｐｕと記す）４と、このＣＰＵ４によっ
て制御されるＡ／Ｄ変換部５および出力部６を有
・している。７はテスタ１のＣＰＬＩであり、これによ
りＤＬＪＴ３の出力部６から出力されるディジタル信号
ｄとテスト用のディジタル信号ｄ。とを比較して、ＤＵ
Ｔ３のＡ／Ｄ変換部５の機能の良否を判定するように構
成されている。
このようなテストシステムにおけるテスト動作は次のよ
うにして行なわれる。まずテスタ１からテスト用のディ
ジタル信号ｄ。が出力される。このディジタル信号ｄ。
うにして行なわれる。まずテスタ１からテスト用のディ
ジタル信号ｄ。が出力される。このディジタル信号ｄ。
はＤ／Ａ変換器２によりアナログ信号ａに変換され、Ｄ
ＵＴ３に与えられる。
ＵＴ３に与えられる。
ＤＵＴ３では、与えられたアナログ信号ａをＡ／Ｄ変換
部５によりディジタル信号ｄに変換し、出力部６より出
力する。このディジタル信号ｄはテスタ１に入力され、
テスタ１では、先に送出したテスト用のディジタル信号
ｄ。と、ＤＵＴ３より送られてきたディジタル信号ｄと
をＣＰＵ７によって比較し、ＤＵＴ３のＡ／Ｄ変換部５
のＡ／Ｄ変換機能の良否を判定する。判定が終了すると
、テスタ１より新たなテスト用のディジタル信号ｄ０が
出力され、上記と同様のテストが繰り返される。
部５によりディジタル信号ｄに変換し、出力部６より出
力する。このディジタル信号ｄはテスタ１に入力され、
テスタ１では、先に送出したテスト用のディジタル信号
ｄ。と、ＤＵＴ３より送られてきたディジタル信号ｄと
をＣＰＵ７によって比較し、ＤＵＴ３のＡ／Ｄ変換部５
のＡ／Ｄ変換機能の良否を判定する。判定が終了すると
、テスタ１より新たなテスト用のディジタル信号ｄ０が
出力され、上記と同様のテストが繰り返される。
従来のＡ／Ｄ変換機能テスト方法は以上のように行われ
ていたため、１つのデータについてテスタ１の判定が終
るまで、ＤＵＴ３には次のデータは入力されない。この
ため、すべてのデータについて判定が終了するのに長時
間を要するという問題点があった。
ていたため、１つのデータについてテスタ１の判定が終
るまで、ＤＵＴ３には次のデータは入力されない。この
ため、すべてのデータについて判定が終了するのに長時
間を要するという問題点があった。
この発明は、このような問題点を解消するためになされ
たもので、テスト時間を短縮することのできるＡ／Ｄ変
換機能テスト方法を得ることを目的とする。
たもので、テスト時間を短縮することのできるＡ／Ｄ変
換機能テスト方法を得ることを目的とする。
（問題点を解決するための手段）
この発明に係るＡ／Ｄ変換機能テスト方法は、テスト用
信号に応答して被測定デバイスでＡ／Ｄ変換されたデー
タを順次、ＲＡＭに一旦格納し、すべてのテスト用信号
に対してＡ／Ｄ変換が終了した後、前記ＲＡＭに格納さ
れているデータを試験装置に順次送り込み、前記被測定
デバイスのＡ／Ｄ変換機能をテストするようにしたもの
である。
信号に応答して被測定デバイスでＡ／Ｄ変換されたデー
タを順次、ＲＡＭに一旦格納し、すべてのテスト用信号
に対してＡ／Ｄ変換が終了した後、前記ＲＡＭに格納さ
れているデータを試験装置に順次送り込み、前記被測定
デバイスのＡ／Ｄ変換機能をテストするようにしたもの
である。
（作用）
この発明においては、被測定デバイスでＡ／Ｄ変換され
たデータはＲＡＭに一旦蓄積された後、試験装置による
判定に供されるので、判定を待つことなく次々と被測定
デバイスでのＡ／Ｄ変換を行なうことができる。
たデータはＲＡＭに一旦蓄積された後、試験装置による
判定に供されるので、判定を待つことなく次々と被測定
デバイスでのＡ／Ｄ変換を行なうことができる。
（実施例）
第１図はこの発明によるＡ／Ｄ変換機能テスト方法の一
実施例を示すテストシステムのブロック−図である。図
において、１〜７は上記従来方法のテストシステムと同
一のものである。８はＤＵＴ３の出力部６より出力され
るディジタル信号ｄを一旦格納しておくためのＲＡＭで
、テスタ１から出力されるテスト用のディジタル信号ｄ
０はこのＲＡＭのアドレス入力に共用される。また上記
ＲＡＭ８の制御はテスタ１より出力される制御信号Ｃで
行うようにしである。
実施例を示すテストシステムのブロック−図である。図
において、１〜７は上記従来方法のテストシステムと同
一のものである。８はＤＵＴ３の出力部６より出力され
るディジタル信号ｄを一旦格納しておくためのＲＡＭで
、テスタ１から出力されるテスト用のディジタル信号ｄ
０はこのＲＡＭのアドレス入力に共用される。また上記
ＲＡＭ８の制御はテスタ１より出力される制御信号Ｃで
行うようにしである。
このようなテストシステムにおけるテスト動作は次のよ
うにして行なわれる。まずテスタ１からテスト用のディ
ジタル信号ｄ０が出力される。このディジタル信号ｄ。
うにして行なわれる。まずテスタ１からテスト用のディ
ジタル信号ｄ０が出力される。このディジタル信号ｄ。
はＤ／Ａ変換器２によりアナログ信号ａに変換され、Ｄ
ＵＴ３に与えられる。
ＵＴ３に与えられる。
ＤＵＴ３では、ケえられたアナログ信＠ａをＡ／Ｄ変換
部５でディジタル信号ｄに変換し、出力部６より出力す
る。このディジタル信号ｄはＲＡＭ８に送られる。また
これと同時に、テスタ１からＲＡＭ８に、アドレス信号
として用いるためのテスト用のディジタル信号ｄ０およ
び、畠込みを制御するための制御信号Ｃが入力される。
部５でディジタル信号ｄに変換し、出力部６より出力す
る。このディジタル信号ｄはＲＡＭ８に送られる。また
これと同時に、テスタ１からＲＡＭ８に、アドレス信号
として用いるためのテスト用のディジタル信号ｄ０およ
び、畠込みを制御するための制御信号Ｃが入力される。
そして、テスト用のディジタル信号ｄｏによりＲＡＭ８
のアドレス指定を行ない、該当の番地にＤＵ丁ａ ｈｓ
らのディジタル信号ｄを格納する。この一連の動作を、
すべてのテスト用のディジタル信号ｄ０について繰返し
行なう。
のアドレス指定を行ない、該当の番地にＤＵ丁ａ ｈｓ
らのディジタル信号ｄを格納する。この一連の動作を、
すべてのテスト用のディジタル信号ｄ０について繰返し
行なう。
そして、テスタ１から順次出力されたテスト用のディジ
タル信号ｄ０に応答してすべてのＡ／Ｄ変換がＤＬＪＴ
３のＡ／Ｄ変換部５で行われ、変換されたすべてのディ
ジタル信号ｄがＲＡＭ８に格納されると、次にテスタ１
よりＲＡＭ８に、アドレス信号としてのテスト用のディ
ジタル信号ｄ。
タル信号ｄ０に応答してすべてのＡ／Ｄ変換がＤＬＪＴ
３のＡ／Ｄ変換部５で行われ、変換されたすべてのディ
ジタル信号ｄがＲＡＭ８に格納されると、次にテスタ１
よりＲＡＭ８に、アドレス信号としてのテスト用のディ
ジタル信号ｄ。
および、読出しを制御するための制御信号Ｃが入力され
、以後、ＲＡＭ８から各番地のデータ、つまり格納され
ていた各ディジタル信号ｄが順次読み出され、テスタ１
に送り込まれる。あるテスト用のディジタル信号ｄ０が
アドレス入力として与えられたとき、ＲＡＭ８からはこ
れに対応するディジタル信号ｄが読み出され、テスタ１
では読み出されたディジタル信号ｄと、ＲＡＭ８にアド
レス信号として与えているテスト用のディジタル信号ｄ
０とをＣＰＵ７によって比較し、その比較結果からＤＵ
Ｔ３のＡ／Ｄ変換部５のＡ／Ｄ変換機能の良否を判定す
る。
、以後、ＲＡＭ８から各番地のデータ、つまり格納され
ていた各ディジタル信号ｄが順次読み出され、テスタ１
に送り込まれる。あるテスト用のディジタル信号ｄ０が
アドレス入力として与えられたとき、ＲＡＭ８からはこ
れに対応するディジタル信号ｄが読み出され、テスタ１
では読み出されたディジタル信号ｄと、ＲＡＭ８にアド
レス信号として与えているテスト用のディジタル信号ｄ
０とをＣＰＵ７によって比較し、その比較結果からＤＵ
Ｔ３のＡ／Ｄ変換部５のＡ／Ｄ変換機能の良否を判定す
る。
すなわち、このＡ／Ｄ変換機能テスト方法では、テスタ
１からすべてのテスト用データを出力し、ＤＵＴ３のＡ
／Ｄ変換部５でこれらのデータすべてについてのＡ／Ｄ
変換を行い、その変換データのすべてを一旦ＲＡＭ８に
格納し、その後、ＲＡＭ８に格納された変換データを順
次読み出し、読み出した変換データとこれに対応するテ
スト用データとをテスタ１で比較することによりＡ／Ｄ
変換機能の判定を行うものである。
１からすべてのテスト用データを出力し、ＤＵＴ３のＡ
／Ｄ変換部５でこれらのデータすべてについてのＡ／Ｄ
変換を行い、その変換データのすべてを一旦ＲＡＭ８に
格納し、その後、ＲＡＭ８に格納された変換データを順
次読み出し、読み出した変換データとこれに対応するテ
スト用データとをテスタ１で比較することによりＡ／Ｄ
変換機能の判定を行うものである。
なお、上記実施例では、ＤｔＪ丁３のＡ／Ｄ変換部５で
変換されたデータを一端格納しておく手段としてＲＡＭ
を用いる場合について示したが、このほか電気的にデー
タの書込み消去が可能なＥＥＰＲＯＭなどの他の記憶装
置を用いてもよい。
変換されたデータを一端格納しておく手段としてＲＡＭ
を用いる場合について示したが、このほか電気的にデー
タの書込み消去が可能なＥＥＰＲＯＭなどの他の記憶装
置を用いてもよい。
以上説明したように、この発明によれば、被測定デバイ
スでＡ／Ｄ変換されたすべてのデータを一旦ＲＡＭに格
納し、その後、ＲＡＭに格納されたデータを一括してテ
スタで判定するようにしたため、テスト時間を大幅に短
縮できる効果がある。
スでＡ／Ｄ変換されたすべてのデータを一旦ＲＡＭに格
納し、その後、ＲＡＭに格納されたデータを一括してテ
スタで判定するようにしたため、テスト時間を大幅に短
縮できる効果がある。
第１図はこの発明によるＡ／Ｄ変換機能テスト方法の一
実施例を示すテストシステムのブロック図、第２図は従
来のＡ／Ｄ変換機能テスト方法を示すテストシステムの
ブロック図である。 図において、１はテスタ、３は被測定デバイス、５はＡ
／Ｄ変換部、８はＲＡＭ、ｄｏはテスト用のディジタル
信号、ｄはＡ／Ｄ変換されたディジタル信号である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 ５：Ａ／Ｄ艷梗部 ｄＯ：テスト用の瓢゛ジタル信号 ｄ ：Ａ／ＤＩ項之れ−もジ９Ｉし信勺第２図 手続補正書（自発） １、事件の表示 特願昭 ６２−２７７９６８号２
、発明の名称 Ａ／Ｄ変換機能テスト方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 ５、補正の対象 明ｌ１ｌａの［発明の詳細な説明の欄」６、補正の内容 （１） 明［ｌｍｍ７頁第９行の「データを一端格納
しておく」を、［データを一旦格納しておく］に訂正す
る。 以上
実施例を示すテストシステムのブロック図、第２図は従
来のＡ／Ｄ変換機能テスト方法を示すテストシステムの
ブロック図である。 図において、１はテスタ、３は被測定デバイス、５はＡ
／Ｄ変換部、８はＲＡＭ、ｄｏはテスト用のディジタル
信号、ｄはＡ／Ｄ変換されたディジタル信号である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 ５：Ａ／Ｄ艷梗部 ｄＯ：テスト用の瓢゛ジタル信号 ｄ ：Ａ／ＤＩ項之れ−もジ９Ｉし信勺第２図 手続補正書（自発） １、事件の表示 特願昭 ６２−２７７９６８号２
、発明の名称 Ａ／Ｄ変換機能テスト方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の内二丁目２番３号名
称 （６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 ５、補正の対象 明ｌ１ｌａの［発明の詳細な説明の欄」６、補正の内容 （１） 明［ｌｍｍ７頁第９行の「データを一端格納
しておく」を、［データを一旦格納しておく］に訂正す
る。 以上
Claims (1)
- （１）テスト用信号に応答して被測定デバイスでＡ／Ｄ
変換されたデータを順次、ＲＡＭに一旦格納し、すべて
のテスト用信号に対してＡ／Ｄ変換が終了した後、前記
ＲＡＭに格納されているデータを試験装置に順次送り込
み、前記被測定デバイスのＡ／Ｄ変換機能をテストする
ことを特徴とするＡ／Ｄ変換機能テスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27796887A JPH01120125A (ja) | 1987-11-02 | 1987-11-02 | Ａ／ｄ変換機能テスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27796887A JPH01120125A (ja) | 1987-11-02 | 1987-11-02 | Ａ／ｄ変換機能テスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120125A true JPH01120125A (ja) | 1989-05-12 |
Family
ID=17590777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27796887A Pending JPH01120125A (ja) | 1987-11-02 | 1987-11-02 | Ａ／ｄ変換機能テスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120125A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583134A (ja) * | 1990-06-04 | 1993-04-02 | General Electric Co <Ge> | デイジタル誤差補正サブレンジング・アナログ−デイジタル変換器 |
| KR100340057B1 (ko) * | 1998-12-24 | 2002-07-18 | 박종섭 | 아날로그-디지털변환기의시험방법 |
-
1987
- 1987-11-02 JP JP27796887A patent/JPH01120125A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583134A (ja) * | 1990-06-04 | 1993-04-02 | General Electric Co <Ge> | デイジタル誤差補正サブレンジング・アナログ−デイジタル変換器 |
| KR100340057B1 (ko) * | 1998-12-24 | 2002-07-18 | 박종섭 | 아날로그-디지털변환기의시험방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410687A (en) | Analyzing device for saving semiconductor memory failures | |
| JP2580338Y2 (ja) | アナログ／ディジタル変換器のテスト装置 | |
| JPH0856160A (ja) | Ａｄコンバータの異常検出装置 | |
| JPH01120125A (ja) | Ａ／ｄ変換機能テスト方法 | |
| US5629946A (en) | High speed test pattern generator | |
| JP2008522148A (ja) | 集積回路のセルフテストアーキテクチャ | |
| JPH01316024A (ja) | Ｄ／ａ変換器のテスト装置 | |
| JP3144363B2 (ja) | 集積回路内蔵型ａ／ｄ・ｄ／ａ変換器の試験回路および試験方法 | |
| JPH06167542A (ja) | Ｉｃテスタ | |
| JP2810342B2 (ja) | Ｉｃ試験装置 | |
| JPH07260884A (ja) | 半導体集積回路装置 | |
| JP2934290B2 (ja) | 多チャンネル電圧電流発生装置 | |
| JPH06294846A (ja) | 半導体不揮発性記憶装置およびその測定方法 | |
| JPH01299478A (ja) | 半導体装置の測定方法 | |
| JPH04240578A (ja) | Ｉｃテスター | |
| JPS63161600A (ja) | 論理ｌｓｉ用組込みテスト回路 | |
| JPS6024697A (ja) | アナログ値計測回路 | |
| JPH1019994A (ja) | Ｉｃテスタ | |
| JPH04206864A (ja) | 半導体検査回路 | |
| JP2882413B2 (ja) | 平均値の高速良否判定装置 | |
| JPH0258800A (ja) | 半導体メモリ用オンチップテスト回路及びテスト方式 | |
| JPH01123530A (ja) | Ｄ／ａ変換器の単調増加特性測定装置 | |
| JPH01175436A (ja) | データフォーマットコンバータおよびかかるコンバータ群を用い装置をチェックおよび試験するための自動システム | |
| JPS5963577A (ja) | 電圧発生装置 | |
| JPH02271273A (ja) | Ｌｓｉ評価装置 |