JPH01120672A - 回路接続情報生成方式 - Google Patents
回路接続情報生成方式Info
- Publication number
- JPH01120672A JPH01120672A JP62278890A JP27889087A JPH01120672A JP H01120672 A JPH01120672 A JP H01120672A JP 62278890 A JP62278890 A JP 62278890A JP 27889087 A JP27889087 A JP 27889087A JP H01120672 A JPH01120672 A JP H01120672A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- input
- output
- signal line
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はは回路接続情報生成方式に関し、特に複数の回
路機能シンボルから構成された回路図形の各入出力ピン
及び信号ラインが座標情報として表された回路図形情報
から、機能シンボル相互の入出力ピン間接続情報を生成
する回路接続情報作成方式に関する。
路機能シンボルから構成された回路図形の各入出力ピン
及び信号ラインが座標情報として表された回路図形情報
から、機能シンボル相互の入出力ピン間接続情報を生成
する回路接続情報作成方式に関する。
従来技術
従来、座標情報として表された回路図形情報から機能シ
ンボル相互の入出力ピン間接続情報を抽出生成するには
、設計者自身が信号ラインの重複や断線チエツクを行い
つつ、図面をみて1つ1つの接続を順次辿ることにより
行っている。よって、ミスの発生や工数負担の増大を招
くという欠点がある。
ンボル相互の入出力ピン間接続情報を抽出生成するには
、設計者自身が信号ラインの重複や断線チエツクを行い
つつ、図面をみて1つ1つの接続を順次辿ることにより
行っている。よって、ミスの発生や工数負担の増大を招
くという欠点がある。
発明の目的
そこで、本発明は従来のこの様な欠点を解決すべくなさ
れたものであって、その目的とするところは、座標で表
現された図形情報から、回路機能シンボルの入出力ピン
相互の接続情報を動的にかつ正確に行い得るようにした
回路接続情報生成方式を提供することにある。
れたものであって、その目的とするところは、座標で表
現された図形情報から、回路機能シンボルの入出力ピン
相互の接続情報を動的にかつ正確に行い得るようにした
回路接続情報生成方式を提供することにある。
発明の構成
本発明によれば、複数の回路機能シンボルから構成され
る回路図形の各入出力ピン及び信号ラインが座標情報と
して表された回路図形情報から、前記機能シンボル相互
の入出力ピン間接続情報を生成する回路接続情報生成方
式であって、1つの抽出された信号ライン若しくは出力
ピンを含む信号ライン及び入力ピンを座標値を用いて探
索する探索手段と、探索された前記信号ラインのうち予
め定められた結線ルールに違反するエラーラインを検出
してこれを排除する結線ルール違反検出手段とを設け、
前記機能シンボルの出力ピンの1つを抽出して前記探索
手段によりこの出力ピンを含む入力ピン及び信号ライン
を探索し、前記結線ルール違反検出手段により正常ライ
ンが探索されたとき再度前記探索手段によりこの正常ラ
インを基準にしてこの正常ラインを含む信号ライン及び
入力ピンを探索し、前記探索手段により入力ピンが探索
されたときこの入力ピンと抽出された出力ピンとが相互
接続ピンであることを示す情報を出力するようにしたこ
とを特徴とする回路接続情報生成方式が得られる。
る回路図形の各入出力ピン及び信号ラインが座標情報と
して表された回路図形情報から、前記機能シンボル相互
の入出力ピン間接続情報を生成する回路接続情報生成方
式であって、1つの抽出された信号ライン若しくは出力
ピンを含む信号ライン及び入力ピンを座標値を用いて探
索する探索手段と、探索された前記信号ラインのうち予
め定められた結線ルールに違反するエラーラインを検出
してこれを排除する結線ルール違反検出手段とを設け、
前記機能シンボルの出力ピンの1つを抽出して前記探索
手段によりこの出力ピンを含む入力ピン及び信号ライン
を探索し、前記結線ルール違反検出手段により正常ライ
ンが探索されたとき再度前記探索手段によりこの正常ラ
インを基準にしてこの正常ラインを含む信号ライン及び
入力ピンを探索し、前記探索手段により入力ピンが探索
されたときこの入力ピンと抽出された出力ピンとが相互
接続ピンであることを示す情報を出力するようにしたこ
とを特徴とする回路接続情報生成方式が得られる。
実施例
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実施例のシステムブロック図である。
図において、1は各種データの入出力処理等を行う入出
力装置、2はこれ等各種データの処理及び回路接続情報
生成機構4の制御を予め定められたプログラムに従って
実行する演算処理装置、3はデータ処理や制御処理に必
要なデータを格納するデータ記憶装置、4は本発明の実
施例の基本構成となる回路接続情報生成機構であり、ソ
フトウェアやハードウェアにより実現される。
力装置、2はこれ等各種データの処理及び回路接続情報
生成機構4の制御を予め定められたプログラムに従って
実行する演算処理装置、3はデータ処理や制御処理に必
要なデータを格納するデータ記憶装置、4は本発明の実
施例の基本構成となる回路接続情報生成機構であり、ソ
フトウェアやハードウェアにより実現される。
回路接続情報生成機構4は、信号ライン及び入力ピン探
索手段41と、結線ルール違反検出手段42と、出力情
報生成手段43と、分岐点検出手段44とからなってい
る。
索手段41と、結線ルール違反検出手段42と、出力情
報生成手段43と、分岐点検出手段44とからなってい
る。
信号ライン及び入力ピン探索手段41は、ある1つの抽
出された信号ライン若しくは出力ピンを含む信号ライン
や入力ピンを座標値を用いて探索するものであり、第3
図及び第4図に示す2つの方法が用いられる。
出された信号ライン若しくは出力ピンを含む信号ライン
や入力ピンを座標値を用いて探索するものであり、第3
図及び第4図に示す2つの方法が用いられる。
第3図はピンポイント法であり、(A)はシンボルAの
出力ピンaの端点座標(xi 、l )と、ライン12
の端点座標(x2 、 y2 )との関係をみて、xl
=x2及びyi=y2であることによって2点が接続
されていることを判定するものである。(B)及び(C
)は1つのライン13と14との各端点の座標により(
A)と同様な関係があれば、両ラインは接続されている
と判定するものである。
出力ピンaの端点座標(xi 、l )と、ライン12
の端点座標(x2 、 y2 )との関係をみて、xl
=x2及びyi=y2であることによって2点が接続
されていることを判定するものである。(B)及び(C
)は1つのライン13と14との各端点の座標により(
A)と同様な関係があれば、両ラインは接続されている
と判定するものである。
第4図はレンジ法であり、(A)はシンボルAの出力ピ
ンaの端点座標(xl 、 yl )とライン15の始
点、終点の座標(x3 、 y3 )、(×4゜y4)
との関係をみ工、xl =x3 =x4 、y3≦y1
≦y4であることによって、両者が接続されていること
を判定するものである。(B)は2本のライン15.1
6についての判定を行うものであり、(A)の方法と同
一である。(C)は2本のライン15.16が直交して
おり、単に交差した状態で接続されていない場合の例で
あり、両ライン15.16のすべての端点の座標が等し
くなっていないことにより、非接続と判定されるのであ
る。
ンaの端点座標(xl 、 yl )とライン15の始
点、終点の座標(x3 、 y3 )、(×4゜y4)
との関係をみ工、xl =x3 =x4 、y3≦y1
≦y4であることによって、両者が接続されていること
を判定するものである。(B)は2本のライン15.1
6についての判定を行うものであり、(A)の方法と同
一である。(C)は2本のライン15.16が直交して
おり、単に交差した状態で接続されていない場合の例で
あり、両ライン15.16のすべての端点の座標が等し
くなっていないことにより、非接続と判定されるのであ
る。
結線ルール違反検出手段42は予め定められた結線ルー
ルに違反するエラーラインを検出するものであり、第5
図に示される結線ルール違反の例により判定する。(A
)は2つのライン15.16が一部重なりあっている場
合であり、(B)はシンボルAの出力ピンaに対して3
本(複数)のライン12.〜14が接続されている場合
である。
ルに違反するエラーラインを検出するものであり、第5
図に示される結線ルール違反の例により判定する。(A
)は2つのライン15.16が一部重なりあっている場
合であり、(B)はシンボルAの出力ピンaに対して3
本(複数)のライン12.〜14が接続されている場合
である。
(C)はシンボルへの出力ピンaにライン12が直交交
差している場合であり、(D)はシンボルへの出力ピン
aに接続されたライン12の端点がオーブンである場合
である。これ等の各場合が結線ルール違反の例であり、
各座標値を用いて容易にこれ等の結線ルール違反が検出
可能となる。
差している場合であり、(D)はシンボルへの出力ピン
aに接続されたライン12の端点がオーブンである場合
である。これ等の各場合が結線ルール違反の例であり、
各座標値を用いて容易にこれ等の結線ルール違反が検出
可能となる。
以下、第2図の動作フローチャートを用いて本発明の実
施例の動作を説明する。この場合、第6図に示した具体
例の回路図形を参照しつつ説明する。先ず、第6図に示
された回路図形の論理情報からシンボルA−Cの各入出
力ピンa〜Cや各信号ライン11〜18(直線線分)の
端点の座標値を夫々入出力装置1から入力してデータ記
憶装置3へ一時格納しておく。
施例の動作を説明する。この場合、第6図に示した具体
例の回路図形を参照しつつ説明する。先ず、第6図に示
された回路図形の論理情報からシンボルA−Cの各入出
力ピンa〜Cや各信号ライン11〜18(直線線分)の
端点の座標値を夫々入出力装置1から入力してデータ記
憶装置3へ一時格納しておく。
ステップ21において、シンボルの出力ピン情報が抽出
して読込まれるが、本例ではシンボルへの出力ピンaに
関する座標情報が読込まれる(ステップ22)。この抽
出出力ピンaを含む信号ライン及び入力ピン(他のシン
ボルに属する)を、第3図、第4図にて説明したピンポ
イント法やレンジ法を用いて探索する(ステップ23)
。当該出力ピンaを分むライン11.12及び13が検
出される。
して読込まれるが、本例ではシンボルへの出力ピンaに
関する座標情報が読込まれる(ステップ22)。この抽
出出力ピンaを含む信号ライン及び入力ピン(他のシン
ボルに属する)を、第3図、第4図にて説明したピンポ
イント法やレンジ法を用いて探索する(ステップ23)
。当該出力ピンaを分むライン11.12及び13が検
出される。
次のステップ24にて結線ルール違反のラインが第5図
(A)〜(D)に示すルール違反則に従って検出される
。本例では、線分11はピンaを横切るラインであり、
エラーラインである。また、ライン12も端点がオーブ
ンのラインであってエラーラインであり、これ等エラー
ライン11,12が排除される。ステップ25において
、エラーラインのみかどうかが判定され、本例ではライ
ン13が正常ラインであるので、ステップ26へ進む。
(A)〜(D)に示すルール違反則に従って検出される
。本例では、線分11はピンaを横切るラインであり、
エラーラインである。また、ライン12も端点がオーブ
ンのラインであってエラーラインであり、これ等エラー
ライン11,12が排除される。ステップ25において
、エラーラインのみかどうかが判定され、本例ではライ
ン13が正常ラインであるので、ステップ26へ進む。
正常ラインが有るので、再びステップ23へ移り、この
正常ライン13を含む信号ラインや入力ピンか探索され
る。
正常ライン13を含む信号ラインや入力ピンか探索され
る。
この信号ライン13を含むものは信号ライン15のみで
あり、このライン15は正常ラインであるから、ステッ
プ24.25.26を経由して再びステップ23に戻る
。この信号ライン15を含むものはライン14及び16
であり、ライン14はライン15と一部重なったエラー
ラインであるから、ステップ24にてこれが検出排除さ
れる。
あり、このライン15は正常ラインであるから、ステッ
プ24.25.26を経由して再びステップ23に戻る
。この信号ライン15を含むものはライン14及び16
であり、ライン14はライン15と一部重なったエラー
ラインであるから、ステップ24にてこれが検出排除さ
れる。
よって、正常ライン16のみとなり、再びステップ23
にてこのライン16に含まれる入力ピンbが検出され、
ステップ27にて出力ピンaとこの入力ピンbとが正常
に相互接続されていることを示す出力情報が生成される
のである。
にてこのライン16に含まれる入力ピンbが検出され、
ステップ27にて出力ピンaとこの入力ピンbとが正常
に相互接続されていることを示す出力情報が生成される
のである。
未探索の分岐点が存在するかどうかがステップ2Bにて
判定され、分岐点1つが検出される。この分岐点19を
含む信号ラインや入力ピンがステップ23にて検出され
、最後にシンボルCの入力ピンCが検出されて出力ピン
aとこの入力ピンCとが相互接続されていることが検知
され出力されるのである。
判定され、分岐点1つが検出される。この分岐点19を
含む信号ラインや入力ピンがステップ23にて検出され
、最後にシンボルCの入力ピンCが検出されて出力ピン
aとこの入力ピンCとが相互接続されていることが検知
され出力されるのである。
以上の処理がすべてのシンボルの全出力ピンに関して行
われ、すべての出力ピンについて処理が終了すれば(ス
テップ22)、全動作が終了する。
われ、すべての出力ピンについて処理が終了すれば(ス
テップ22)、全動作が終了する。
発明の目的
以上の如く、本発明によれば、自動的に入出力ピン間の
接続を順次追跡して探索して行くことにより、正確なピ
ン相互接続情報が得られるという効果がある。
接続を順次追跡して探索して行くことにより、正確なピ
ン相互接続情報が得られるという効果がある。
第1図は本発明の実施例のブロック図、第2図は第1図
のブロックの動作フロー図、第3図及び第4図は信号ラ
イン、入力ピン探索手段の探索法を示す図、第5図は結
線ルール違反検出手段の検出法を示す図、第6図は本発
明の実施例に用いられる論理情報の図形例を示す図であ
る。 主要部分の符号の説明 41・・・・・・信号ライン、入力ピン探索手段42・
・・・・・結線ルール違反検出手段43・・・・・・出
力情報生成手段
のブロックの動作フロー図、第3図及び第4図は信号ラ
イン、入力ピン探索手段の探索法を示す図、第5図は結
線ルール違反検出手段の検出法を示す図、第6図は本発
明の実施例に用いられる論理情報の図形例を示す図であ
る。 主要部分の符号の説明 41・・・・・・信号ライン、入力ピン探索手段42・
・・・・・結線ルール違反検出手段43・・・・・・出
力情報生成手段
Claims (1)
- 複数の回路機能シンボルから構成される回路図形の各入
出力ピン及び信号ラインが座標情報として表された回路
図形情報から、前記機能シンボル相互の入出力ピン間接
続情報を生成する回路接続情報生成方式であって、1つ
の抽出された信号ライン若しくは出力ピンを含む信号ラ
イン及び入力ピンを座標値を用いて探索する探索手段と
、探索された前記信号ラインのうち予め定められた結線
ルールに違反するエラーラインを検出してこれを排除す
る結線ルール違反検出手段とを設け、前記機能シンボル
の出力ピンの1つを抽出して前記探索手段によりこの出
力ピンを含む入力ピン及び信号ラインを探索し、前記結
線ルール違反検出手段により正常ラインが探索されたと
き再度前記探索手段によりこの正常ラインを基準にして
この正常ラインを含む信号ライン及び入力ピンを探索し
、前記探索手段により入力ピンが探索されたときこの入
力ピンと抽出された出力ピンとが相互接続ピンであるこ
とを示す情報を出力するようにしたことを特徴とする回
路接続情報生成方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278890A JPH01120672A (ja) | 1987-11-04 | 1987-11-04 | 回路接続情報生成方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62278890A JPH01120672A (ja) | 1987-11-04 | 1987-11-04 | 回路接続情報生成方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01120672A true JPH01120672A (ja) | 1989-05-12 |
Family
ID=17603526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62278890A Pending JPH01120672A (ja) | 1987-11-04 | 1987-11-04 | 回路接続情報生成方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01120672A (ja) |
-
1987
- 1987-11-04 JP JP62278890A patent/JPH01120672A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2856640B2 (ja) | 論理回路図エディタシステム | |
| JPH01120672A (ja) | 回路接続情報生成方式 | |
| EP1350159A2 (en) | A method of providing a display for a graphical user interface | |
| JPH10198708A (ja) | 図面検証システム | |
| JP2563949B2 (ja) | シンボリックレイアウト方法 | |
| JP3042446B2 (ja) | 静電破壊検証ツール | |
| JP3171236B2 (ja) | 入力端子競合パターン検出システム | |
| JP2896315B2 (ja) | 論理シミュレーション方法 | |
| JPH01133176A (ja) | 論理回路ブロック切出しシステム | |
| JP2765312B2 (ja) | 印刷配線板設計装置 | |
| JPH0468472A (ja) | 論理図入力装置 | |
| JP2000113006A (ja) | 電子回路機能論理検証支援システム | |
| JPH0460872A (ja) | 電子回路の接続検証装置 | |
| JPH06266799A (ja) | データパス表示装置 | |
| JPH0556557B2 (ja) | ||
| JPS6383840A (ja) | 論理検証支援装置 | |
| JPH02224070A (ja) | 論理回路の遅延時間解析装置 | |
| JPH05120379A (ja) | 対話型ペア配線方法 | |
| JPH02297080A (ja) | 集積回路マスクパターン検証方法 | |
| JPH09269954A (ja) | 論理シミュレーションモデルの作成方法 | |
| JPH1050848A (ja) | 集積回路の配置配線設計方法 | |
| JP2001076024A (ja) | 論理回路シミュレーション方法 | |
| JPH03198159A (ja) | 論理検証装置 | |
| JP2001175703A (ja) | 半導体集積回路のレイアウト検証における接続追跡方法 | |
| JPH01290064A (ja) | 論理シミュレーション初期値設定コマンド自動生成装置 |