JPH01124052A - マルチｃｐｕシステムにおけるバス使用監視方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、複数のＣＰＵが単一のバスを使用して共有メ
モリ等をアクセスする場合のバス使用状態を監視するマ
ルチＣＰＵシステムにおけるバス使用監視方式に関する
。

（従来の技術） この種のマルチＣＰＵシステムにおいては、第３図に示
すように複数のＣＰＵ１１．１２　、・・・１几が単一
のバス２を使用して共有メモリ３に記憶されるアルゴリ
ズム、定数あるいはアルゴリズムの実行時に使用するデ
ータ等を読出しデータ処理の用に供している。

ところで、上記システムにおいてＣＰ　Ｕ　１１がメモ
リ３に対してアクセス要求を行い、その後、ＣＰ　Ｕ　
１．２がメモリ３に対してアクセス要求を出した場合、
通常、第４図に示すようなタイミング動作を行う。すな
わち、ＣＰ　Ｕ　１１は同図（ａ）のようにバス使用要
求を行ったとき、同図（ｃ）の如くバス２のレベルが非
使用状態にあればバス２が何れのＣＰＵＩ２．・・・に
も使用されていないのでバス使用権を獲得できる状態に
ある。ＣＰＵ１１はバス２の使用権を得ることが可能で
あると判断すると、同図（Ｃ）の如くレベル、つまりバ
ス専有使用状態に設定し、バス２の使用権を獲得しメモ
リ３との間で必要なデータの授受を行う。

しかる後、ＣＰ　Ｕ　１１はメモリ３の間でＡＣＣＥＳ
Ｓ（同図ｄ）およびＡ　ＣＫ　（ａ　ｃ　ｋ　ｎ　ｏ　
ｗ　１　ｅｄｇｅ）動作（同図ｅ）を行った後、同図（
ｃ）に示すようにバス３を非使用状態に設定しバス２の
使用権を開放する。その後、ＣＰＵＩ、はメモリアクセ
スが終了したことで同図（ａ）のようにバス使用要求を
解除する。なお、ＣＰ　Ｕ　１２のバス使用要求は同図
（ｂ）に示す如（ＣＰＵ１．のアクセス中に出された場
合、バス２が開放状態となるのを待ってＣＰ　Ｕ　１１
と同様な処理を行う。

ところで、ＣＰＵ１１〜１．ｎにおいてソフトウェア、
ハードウェアの異常動作によってありえないアドレスで
バスアクセス要求を行った場合、バス２は第５図に示す
ように当該ＣＰＵにより完全に専有されたままとなり、
バス２が使用不能な状態となる。つまり、第５図はバス
アクセス（同図ｄ）に対するＡＣＫ　（同図ｅ）があり
得ないアドレスのためになくなり、ＣＰＵによってバス
２が完全に専有されたままの状態になる。

（発明が解決しようとする問題点） 従って、以上のようなシステムにおいては、異常動作の
ＣＰＵがメモリ３等にアクセス要求を出した場合、その
ＣＰＵによってバス２が完全に専有され、健全な他のＣ
ＰＵはバス２を介してメモリ等を利用することができず
所要とする処理を実行できなくなる問題がある。

本発明は上記実情に鑑みてなされたもので、バスの専有
使用状態を確実に監視し得、かつ、バス異常時にはその
バスの専有使用状態を解除し他のＣＰＵによる使用を可
能とするマルチＣＰＵシステムにおけるバス使用監視方
式を提供することを目的とする。

［発明の構成］ （問題点を解決するための手段および作用）本発明によ
るマルチＣＰＵシステムにおけるバス使用監視方式は、
複数のＣＰＵが単一のバスを使用して共有機能要素をア
クセスするマルチＣＰＵシステムにおいて、ＣＰＵは、
バスの専有使用時間計測手段および異常判断手段を持ち
、専有使用時間計測手段においてはバスの専有使用時間
を計測し、一方、異常判断手段は専有使用時間計測手段
で計測されたバス専有使用時間が所定時間を越えたとき
前記バスの異常原因が自己のＣＰＵによるか否かを判断
し、バスの異常原因が自己のＣＰＵによる場合にはバス
の専有使用（アクセス）を停止しバスの専有使用状態を
解除することにより、他の正常なＣＰＵがバスを有効に
使用して共有機能要素例えばメモリ等のデータを得るこ
とができる。

（実施例） 以下、本発明方式の実施例について図面を参照して説明
する。第１図はパスラインに接続された本発明方式適用
の各ＣＰＵの内部構成図である。

すなわち、各ＣＰＵＩ　Ｏは、所定のプログラムに基づ
いてデータを処理するデータ処理部１１および入出力デ
ータを一時格納するバッファ１２等が設けられ、これら
は前記バス２を介して他のＣＰＵＩＯ，・・・その他の
共有機能要素例えばメモリ等３（図示せず）と接続され
ている。なお、データ処理部１１はマイクロコンピュー
タやメモリ等で構成されている。１３はアクセス制御回
路であって、これはデータ処理部１１から信号ラインＬ
を通してバス使用要求ＢＵＳＲＥＱをバス２に与えるこ
とによりバス使用権つまりバス使用状態ＢＵＳＹを確保
する機能を有する。さらに、このアクセス制御回路１３
はバス２にバス使用要求を出したときにタイマ回路１４
ヘタイマ動作信号を送出し、か一つ、バス使用権を獲得
後に自己のＣＰＵｌ０によるアクセス信号を送出する。

このタイマ回路１４はバス使用要求後のバス専有使用時
間を計測し、この計測時間が所定時間を経過したときに
ノンマスカブル割込み信号を出力する。

１５はラッチ回路１であって、これはアクセス制御回路
１３から得られた自己アクセス信号を受けて自己のアク
セスと判断しステータス信号をデータ処理部１１に送出
する。このデータ処理部１１はラッチ回路１５からステ
ータス信号を受けて自己のアクセスと判断しノンマスカ
ブル割込みによるバス回復処置を行った後にバスアクセ
スを停止しバス２の専有使用状態を解除する。

次に、本発明方式を適用したＣＰＵｌ０の動作について
第２図を参照して説明する。データ処理部１１がライン
Ｌを通してバス使用要求指令を出力すると、アクセス制
御回路１３はその指令に基づいて第２図（ａ）に示す如
くバス使用要求を意味する信号をバス２に出した後、そ
のバス２が同図（ｂ）の如く非使用状態にあれば自己の
アクセス信号を送出してバッファ１２を動作状態に設定
する。ここで、ＣＰＵ１０はバス２を介して同図（Ｃ）
のようにメモリ３をアクセスするが、ＣＰＵｌ０の異常
によってありえないアドレスのアクセス要求を行った場
合には同図（ｄ）の如くそのアクセスに対するＡＣＫが
なくなりそのバス専有状態が継続する。

このとき、タイマ回路１４はアクセス制御回路１３から
タイマ動作信号を受けてバスアクセス時間ないしはバス
専有使用時間を計測し、この計測時間が所定時間Ｔを越
えたとき、同図（ｅ）に示すようにデータ処理部１１ヘ
ノンマス力プル割込み信号を入力する。このデータ処理
部１１はラッチ回路１５のステータス信号から自己の動
作異常か否かを判断し、自己のＣＰＵｌ０の異常の場合
には同図（ｅ）の如くソフトウェア等の回復処置を取っ
た後、バス２へのアクセス状態を停止しバス専有使用状
態を解除し、他のＣＰＵへの影響をなくする。

従って、以上のように実施例の構成によれば、バスアク
セスの専有使用時間を計測し、その計測時間が所定時間
を越えたときに自己のＣＰＵの異常か否かを判断し、自
己のＣＰＵの異常の場合には自発的にバス２のアクセス
を停止するようにしたので、ＣＰＵ１０におけるソフト
ウェアおよびハードウェアの異常によるバス専有使用状
態を所定時間後に確実に開放でき、他のＣＰＵｌ０によ
るバスアクセスが可能となる。その結果、異常なＣＰＵ
ｌ０を除き他のＣＰＵｌ０．・・・はバス２を使用して
円滑に所要とする処理を行う二とができ、マルチＣＰＵ
の不具合を充分にカバーできる。

なお、上記実施例では自己のＣＰＵｌ０の異常時に自己
のバスアクセスを停止させるが、この機能に加えて他の
ＣＰＵｌ０の異常と判断したときにはその異常を外部に
知らせる構成としてもよい。

また、タイマ回路１４による時間計測の開始を第２図（
ｃ）のバス使用状態から行うようにしてもよい。その他
、本発明はその要旨を逸脱しない範囲で種々変形して実
施できる。

［発明の効果］ 以上詳記したように本発明方式によれば、バスの専有使
用状態を確実に監視でき、かつ、異常時にはそのバスの
専有使用状態を解除して他のＣＰＵのバス使用を図る得
るマルチＣＰＵシステムにおけるバス使用監視方式を提
供できる。

【図面の簡単な説明】

第１図は本発明方式を適用したＣＰＵの構成図、第２図
は第１図に示すＣＰＵによるバスアクセス状態の動作タ
イミング図、第３図は従来の一般的なマルチＣＰＵシス
テムの模式的構成図、第４図および第５図は従来のＣＰ
Ｕ正常時および異常時の動作タイミング図である。 ２・・・バス、３・・・メモリ、１０・・・ＣＰＵ、１
１・・・データ処理部、１２・・・バッファ、１３・・
・アクセス制御回路、１４・・・タイマ回路、１５・・
・ラッチ回路。

Claims (1)

1. 【特許請求の範囲】 　複数のＣＰＵが単一のバスを使用して共有機能要素を
   アクセスするマルチＣＰＵシステムにおいて、 前記ＣＰＵは、バスの専有使用時間を計測する時間計測
   手段と、この時間計測手段で計測されたバス専有使用時
   間が所定時間を越えたとき前記バスの異常原因が自己の
   ＣＰＵによるか否かを判断する異常判断手段とを有し、
   バスの異常原因が自己のＣＰＵによる場合にはバスアク
   セスを停止しバスの専有使用状態を解除することを特徴
   とするマルチＣＰＵシステムにおけるバス使用監視方式
   。