JPH01242973A - 回路基板パターンのオープン・ショート検査方法 - Google Patents
回路基板パターンのオープン・ショート検査方法Info
- Publication number
- JPH01242973A JPH01242973A JP63071362A JP7136288A JPH01242973A JP H01242973 A JPH01242973 A JP H01242973A JP 63071362 A JP63071362 A JP 63071362A JP 7136288 A JP7136288 A JP 7136288A JP H01242973 A JPH01242973 A JP H01242973A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- value
- short
- input
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 9
- 238000007689 inspection Methods 0.000 claims description 7
- 239000000523 sample Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、回路基板パターンのオープン・ショート検査
方法に関し、特に入出力ピンに関係するパターンのオー
プン・ショート検査方法に関する。
方法に関し、特に入出力ピンに関係するパターンのオー
プン・ショート検査方法に関する。
［従来の技術］
従来、回路基板パターンのオープン・ショート検査のう
ち、オープンについては、検査対象とこれにつながる入
出力ピン間での導通チエツクで、またショートについて
は、検査対象パッドと他ネットのパッド全てとのショー
トチエツクにより行われていた。
ち、オープンについては、検査対象とこれにつながる入
出力ピン間での導通チエツクで、またショートについて
は、検査対象パッドと他ネットのパッド全てとのショー
トチエツクにより行われていた。
［発明が解決しようとするＨ題］
上述した従来の回路基板パターンのオープン・ショート
検査方法は、入出力ピンに関係したパターンの検査でも
、オープンチエツク、ショートチエツクは、それぞれ別
々に実施するものとなっており、さらにショートチエツ
クに関しては、検査対象パッドと他ネットのパッドとの
総チエツクとなり、検査時間が大きくなり、また各パッ
ドに対するブローピング回数が多いので、パッドに傷を
付けるという欠点がある。
検査方法は、入出力ピンに関係したパターンの検査でも
、オープンチエツク、ショートチエツクは、それぞれ別
々に実施するものとなっており、さらにショートチエツ
クに関しては、検査対象パッドと他ネットのパッドとの
総チエツクとなり、検査時間が大きくなり、また各パッ
ドに対するブローピング回数が多いので、パッドに傷を
付けるという欠点がある。
［課題を解決するための手段］
本発明の回路基板のパターンのオープン・ショート検査
方法は、回路基板の入出力ピンに特定の抵抗値を持った
抵抗を接続し、また電源ピンに特定の抵抗値を持った抵
抗を接続し、萌記ピンに接続されなかった方のこれらの
抵抗の端子をすへて接続した後、基準電源パッドと対象
パッドの間の抵抗値を測定し、この値を判定基準値と比
較することにより入出力ピンに関係するパターンのオー
プンおよびショートを検出する。
方法は、回路基板の入出力ピンに特定の抵抗値を持った
抵抗を接続し、また電源ピンに特定の抵抗値を持った抵
抗を接続し、萌記ピンに接続されなかった方のこれらの
抵抗の端子をすへて接続した後、基準電源パッドと対象
パッドの間の抵抗値を測定し、この値を判定基準値と比
較することにより入出力ピンに関係するパターンのオー
プンおよびショートを検出する。
［作用］
測定した抵抗値が基準判定値以上であればオープンエラ
ー、以下であればショートエラーと判定できる。なお、
この基準判定値は対象パッドの種類（信号入出力パッド
、信号バッド、電源パッド）によって異なる。
ー、以下であればショートエラーと判定できる。なお、
この基準判定値は対象パッドの種類（信号入出力パッド
、信号バッド、電源パッド）によって異なる。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の回路基板パターンのオープン・ショー
ト検査方法の一実施例の説明図、第２図は第１図の斜視
図である。
ト検査方法の一実施例の説明図、第２図は第１図の斜視
図である。
被検査回路基板１の上面には信号入出力パッド７、信号
パッド８、電源パッド（ＶＥＥ）９、電源パッド（ＶＲ
Ｆ）１０および′ｉｔ源パット（ＧＮＤ）１１が設けら
れており、下面には信号バッド８を除くｎｊ記パッドに
それぞれ対応する入出力ピン１２が設けられている。
パッド８、電源パッド（ＶＥＥ）９、電源パッド（ＶＲ
Ｆ）１０および′ｉｔ源パット（ＧＮＤ）１１が設けら
れており、下面には信号バッド８を除くｎｊ記パッドに
それぞれ対応する入出力ピン１２が設けられている。
抵抗付入出力ピンショート治具２には、信号入出力バッ
ド７に対応する抵抗値Ｒ，の信号ピン用抵抗３と、電源
パッド９．１０．１１に対応する抵抗値Ｒ７の電源ピン
用抵抗４が設けられており、これらの抵抗３．４の一方
の各端子は、被検査回路基板１を抵抗付入出力ピンショ
ート治具２に取付けることにより入出力ピン１２に一斉
に接続されるように配列されており、他方の端子は抵抗
付入出力ピンショート治具２内ですべてショートされて
いる。
ド７に対応する抵抗値Ｒ，の信号ピン用抵抗３と、電源
パッド９．１０．１１に対応する抵抗値Ｒ７の電源ピン
用抵抗４が設けられており、これらの抵抗３．４の一方
の各端子は、被検査回路基板１を抵抗付入出力ピンショ
ート治具２に取付けることにより入出力ピン１２に一斉
に接続されるように配列されており、他方の端子は抵抗
付入出力ピンショート治具２内ですべてショートされて
いる。
次に、本実施例における回路基板のオープン・ショート
検査方法について説明する。
検査方法について説明する。
まず、プローバー５を基準となる電源パッド１１にプロ
ーブし、プローバー６を検査対象となるパッドにプロー
ブし、その間の抵抗値を測定する。次に、得られた抵抗
値を判定基準値と比較する。
ーブし、プローバー６を検査対象となるパッドにプロー
ブし、その間の抵抗値を測定する。次に、得られた抵抗
値を判定基準値と比較する。
信号入出力バッド７に対する判定基準は、実測抵抗値＞
Ｒ，十Ｒ２＋αならオープンエラー、 実測抵抗値＜Ｒ，＋Ｒ２ならショートエラー（なお、α
は回路基板１におけるパターンの許容導体抵抗値）。
Ｒ，十Ｒ２＋αならオープンエラー、 実測抵抗値＜Ｒ，＋Ｒ２ならショートエラー（なお、α
は回路基板１におけるパターンの許容導体抵抗値）。
信号バッド８に対する判定基準は、
実測抵抗値〈β ならショートエラー、（なお、βは回
路基板１におけるショート判定基準値）。
路基板１におけるショート判定基準値）。
他の電源パッドに対する判定基準は、
実測抵抗値＞Ｒ２＋Ｒ２ならオープンエラー実測抵抗値
＜Ｒ２＋Ｒ２なら基準電源ネットとのショートエラーと
なる。
＜Ｒ２＋Ｒ２なら基準電源ネットとのショートエラーと
なる。
なお、信号ピン１２と電源ピンに接続する抵抗値を区別
しているのは、ショートエラー解析にあたって、ショー
ト相手が信号か電源かの判断を容易にするためであり、
Ｒ２に比しＲ，が充分に大きい場合が効果的である。
しているのは、ショートエラー解析にあたって、ショー
ト相手が信号か電源かの判断を容易にするためであり、
Ｒ２に比しＲ，が充分に大きい場合が効果的である。
［発明の効果］
以上説明したように本発明は、入出力ピンの信号ピンに
特定値の抵抗を、また、電源ピンに特定値の抵抗を接続
し、両抵抗をショートさせた後基準電源パッドと検査対
象のパッド間の抵抗値を測定し、これを判定基準値と比
較することにより、入出力ピンに関係するパターンのオ
ープン・ショートの検査を同時に、短時間に、そしてパ
ッドに傷をつけないで行なうことができる効果がある。
特定値の抵抗を、また、電源ピンに特定値の抵抗を接続
し、両抵抗をショートさせた後基準電源パッドと検査対
象のパッド間の抵抗値を測定し、これを判定基準値と比
較することにより、入出力ピンに関係するパターンのオ
ープン・ショートの検査を同時に、短時間に、そしてパ
ッドに傷をつけないで行なうことができる効果がある。
第１図は本発明の回路基板パターンのオープン・ショー
ト検査方法の一実施例の説明図、第２図は第１図の斜視
図である。 １ 、、、、、、被検査回路基板、 ２ 、、、、、、抵抗付入出力ピンショート治具、３
、、、、、、信号ピン用抵抗、 ４ 、、、、、、電源ピン用抵抗、 ５．６．、プローバー、 ７ 、、、、、、信号入出力パッド、 ８ 、、、、、、信号パッド。 ９ 、、、、、、電源パッド（ＶＥＲ）、１０ 、、、
、電源パッド（ＶＲＦ）、ｉ ｔ 、、、、電源パッド
（ＧＮＤ）、１２、、、、入出力ピン。
ト検査方法の一実施例の説明図、第２図は第１図の斜視
図である。 １ 、、、、、、被検査回路基板、 ２ 、、、、、、抵抗付入出力ピンショート治具、３
、、、、、、信号ピン用抵抗、 ４ 、、、、、、電源ピン用抵抗、 ５．６．、プローバー、 ７ 、、、、、、信号入出力パッド、 ８ 、、、、、、信号パッド。 ９ 、、、、、、電源パッド（ＶＥＲ）、１０ 、、、
、電源パッド（ＶＲＦ）、ｉ ｔ 、、、、電源パッド
（ＧＮＤ）、１２、、、、入出力ピン。
Claims (1)
- １．回路基板の入出力ピンに特定の抵抗値を持った抵抗
を接続し、また電源ピンに特定の抵抗値を持った抵抗を
接続し、前記ピンに接続されなかった方のこれらの抵抗
の端子をすべて接続した後、基準電源パッドと対象パッ
ドの間の抵抗値を測定し、この値を判定基準値と比較す
ることにより入出力ピンに関係するパターンのオープン
およびショートを検出する、回路基板パターンのオープ
ン・ショート検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071362A JPH01242973A (ja) | 1988-03-24 | 1988-03-24 | 回路基板パターンのオープン・ショート検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63071362A JPH01242973A (ja) | 1988-03-24 | 1988-03-24 | 回路基板パターンのオープン・ショート検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01242973A true JPH01242973A (ja) | 1989-09-27 |
Family
ID=13458312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63071362A Pending JPH01242973A (ja) | 1988-03-24 | 1988-03-24 | 回路基板パターンのオープン・ショート検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01242973A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106908713A (zh) * | 2017-02-23 | 2017-06-30 | 深圳崇达多层线路板有限公司 | 一种线路板内层线路短路原因的判定方法 |
-
1988
- 1988-03-24 JP JP63071362A patent/JPH01242973A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106908713A (zh) * | 2017-02-23 | 2017-06-30 | 深圳崇达多层线路板有限公司 | 一种线路板内层线路短路原因的判定方法 |
| CN106908713B (zh) * | 2017-02-23 | 2019-10-22 | 深圳崇达多层线路板有限公司 | 一种线路板内层线路短路原因的判定方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JPH01242973A (ja) | 回路基板パターンのオープン・ショート検査方法 | |
| JPH07104026A (ja) | 実装部品の半田付け不良検出方法 | |
| JP2952641B2 (ja) | 集積回路装置の試験装置およびその試験方法 | |
| JPH04221780A (ja) | 回路基板検査装置における測定用ピンの接触不良検出方法 | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JPH04315068A (ja) | プリント回路板の検査装置 | |
| KR100355716B1 (ko) | 인서키트테스터에서의 저저항 측정방법 | |
| JPH01156681A (ja) | 回路基板検査方法 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| JPH0242368A (ja) | 布線検査方式 | |
| JP2575640Y2 (ja) | 半導体素子の検査装置 | |
| JPH04355378A (ja) | コンタクトプローブ接触確認法 | |
| JP4490005B2 (ja) | プリント回路板の試験方法及び試験装置 | |
| JPH0581867B2 (ja) | ||
| JP2717115B2 (ja) | Ｉｃ実装ボードの検査方法 | |
| JPS60111973A (ja) | 回路基板結線識別装置 | |
| JPH0548866B2 (ja) | ||
| JPH01302183A (ja) | Ｉｃテスト装置 | |
| JPH0269683A (ja) | 回路基板検査方法 | |
| JPH0567188B2 (ja) | ||
| JPH06130108A (ja) | プリント基板の試験方法 | |
| JPH0326973A (ja) | 集積回路検査装置の検査方法 | |
| JPH0829472A (ja) | 信号配線の良否検査方法 |