JPH01128112A - マイクロプロセッサ - Google Patents
マイクロプロセッサInfo
- Publication number
- JPH01128112A JPH01128112A JP62286666A JP28666687A JPH01128112A JP H01128112 A JPH01128112 A JP H01128112A JP 62286666 A JP62286666 A JP 62286666A JP 28666687 A JP28666687 A JP 28666687A JP H01128112 A JPH01128112 A JP H01128112A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- microprocessor
- pulse
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007257 malfunction Effects 0.000 abstract description 4
- 230000005856 abnormality Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロプロセッサに関するものであり、特に
リセットに関するものである。
リセットに関するものである。
従来、マイクロプロセッサでは電源投入時にハードウェ
アのリセットを行うために外部から、または時定数回路
から（パワーオンリセット）リセット信号を入力してい
る。また、マイクロプロセッサの動作中に外部からリセ
ット信号が入力されることも多い。
アのリセットを行うために外部から、または時定数回路
から（パワーオンリセット）リセット信号を入力してい
る。また、マイクロプロセッサの動作中に外部からリセ
ット信号が入力されることも多い。
上述した従来のマイクロプロセッサでは通常リセット信
号は電源投入時または動作中に外部から入力される。し
かし、動作中プログラムがマイクロプロセッサもしくは
それの使用されているシステムの異常を検出しプログラ
ムでシステムの初期化を行う場合プログラムカウンタの
値をリセット時の値に変更することで行っている。その
ため、ハードウェアは動作途中の状態のままであり特に
リアルタイム性が重要な信号処理的応用ではタイミング
がリセット時となる可能性があるため誤動作する可能性
があるという欠点がある。
号は電源投入時または動作中に外部から入力される。し
かし、動作中プログラムがマイクロプロセッサもしくは
それの使用されているシステムの異常を検出しプログラ
ムでシステムの初期化を行う場合プログラムカウンタの
値をリセット時の値に変更することで行っている。その
ため、ハードウェアは動作途中の状態のままであり特に
リアルタイム性が重要な信号処理的応用ではタイミング
がリセット時となる可能性があるため誤動作する可能性
があるという欠点がある。
本発明のマイクロプロセッサでは、従来のリセット信号
入力系のほかにリセット命令を解釈する命令デコーダと
命令デコーダの出力に応じてパルスを発生するパルス発
生部とパルス発生部の出力信号を内部回路のリセット信
号としまた外部回路のリセット信号として出力するバッ
ファ部を有している。
入力系のほかにリセット命令を解釈する命令デコーダと
命令デコーダの出力に応じてパルスを発生するパルス発
生部とパルス発生部の出力信号を内部回路のリセット信
号としまた外部回路のリセット信号として出力するバッ
ファ部を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の構成図である。命令デコー
ダ１にパルス発生部２が接続され、パルス発生部２の出
力がバッファ部３で内部回路と外部回路に出力される構
成となっている。命令デコーダ１はリセット命令を解釈
しパルス発生部２に対してパルスを発生するように指示
を与える。
ダ１にパルス発生部２が接続され、パルス発生部２の出
力がバッファ部３で内部回路と外部回路に出力される構
成となっている。命令デコーダ１はリセット命令を解釈
しパルス発生部２に対してパルスを発生するように指示
を与える。
発生されたパルスはリセット信号として内部回路に与え
られ、マイクロプロセッサのハードウェアシステムを初
期化する。パルス発生部２はリセット信号では初期化さ
れず、パルスを発生し終ると自動的に初期状態に戻る。
られ、マイクロプロセッサのハードウェアシステムを初
期化する。パルス発生部２はリセット信号では初期化さ
れず、パルスを発生し終ると自動的に初期状態に戻る。
これは、例えば第２図に示したようなフリップフロップ
５とフリップフロップ６を直列に接続しクロックジェネ
レータ４から出力される動作クロックで動作させフリッ
プフロップ５とフリップフロップ６の出力を論理積部７
で論理積を行うことでリセット信号とは別系統のパルス
発生部を実現することができる。バッファ部３は通常は
外部からのリセット信号を内部回路に入力する。パルス
発生部２の出力がある場合だけパルス信号を外部に出力
すると同時に内部に入力する。これは、例えば第３図に
示したような出力バッファ８と入力バッファ９を用いる
ことで実現できる。入力バッファ９は常に外部からの信
号を内部回路に入力するようになっている。出力バッフ
ァ８は通常はオフ状態でありバッファ８の出力はハイイ
ンピーダンス状態になっている、パルス発生部２からパ
ルス出力があるとバッファ８はオン状態になりパルス信
号を外部に出力する。
５とフリップフロップ６を直列に接続しクロックジェネ
レータ４から出力される動作クロックで動作させフリッ
プフロップ５とフリップフロップ６の出力を論理積部７
で論理積を行うことでリセット信号とは別系統のパルス
発生部を実現することができる。バッファ部３は通常は
外部からのリセット信号を内部回路に入力する。パルス
発生部２の出力がある場合だけパルス信号を外部に出力
すると同時に内部に入力する。これは、例えば第３図に
示したような出力バッファ８と入力バッファ９を用いる
ことで実現できる。入力バッファ９は常に外部からの信
号を内部回路に入力するようになっている。出力バッフ
ァ８は通常はオフ状態でありバッファ８の出力はハイイ
ンピーダンス状態になっている、パルス発生部２からパ
ルス出力があるとバッファ８はオン状態になりパルス信
号を外部に出力する。
また同時にバッファ９を通して内部回路にも入力される
。バッファ８をオン状態にする信号をパルス発生部２か
ら得ることは容易である。
。バッファ８をオン状態にする信号をパルス発生部２か
ら得ることは容易である。
以上説明したように本発明は、マイクロプロセッサがプ
ログラムで自分自身のハードウェアシステムを初期化で
きる。また外部ハードウェアシステムを初期化できるの
で、リアルタイム性が重要な信号処理的応用でもリセッ
ト時の状態を常に一定の条件にでき、未然に誤動作の可
能性を除去することが簡単にできる効果がある。
ログラムで自分自身のハードウェアシステムを初期化で
きる。また外部ハードウェアシステムを初期化できるの
で、リアルタイム性が重要な信号処理的応用でもリセッ
ト時の状態を常に一定の条件にでき、未然に誤動作の可
能性を除去することが簡単にできる効果がある。
第１図は本発明の主要な実施例の一つである。
１・・・・・・命令デコーダ、２・・・・・・パルス発
生部、３・・・・・・バッファ部。 第２図は本発明で使用しているパルス発生部の主要な実
施例の一つである。 ４・・・・・・り四ツクジエネレータ、５・・・・・・
フリップフロップ、６・・・・・・フリップフロップ、
７・・・・・・論理積部。 第３図は本発明で使用しているバッファ部の主要な実施
例の一つである。 ８・・・・・・出力バッファ（３ステートバツフア）、
９・・・・・・入力バッファ。 代理人 弁理士 内 原 晋
生部、３・・・・・・バッファ部。 第２図は本発明で使用しているパルス発生部の主要な実
施例の一つである。 ４・・・・・・り四ツクジエネレータ、５・・・・・・
フリップフロップ、６・・・・・・フリップフロップ、
７・・・・・・論理積部。 第３図は本発明で使用しているバッファ部の主要な実施
例の一つである。 ８・・・・・・出力バッファ（３ステートバツフア）、
９・・・・・・入力バッファ。 代理人 弁理士 内 原 晋
Claims (1)
- リセット命令を解釈する命令デコーダ部デコーダの出力
に応じてパルスを発生するパルス発生部とパルス発生部
の出力信号を内部回路のリセット信号としまた外部回路
のリセット信号として出力するバッファ部を有すること
を特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286666A JPH01128112A (ja) | 1987-11-13 | 1987-11-13 | マイクロプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62286666A JPH01128112A (ja) | 1987-11-13 | 1987-11-13 | マイクロプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01128112A true JPH01128112A (ja) | 1989-05-19 |
Family
ID=17707382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62286666A Pending JPH01128112A (ja) | 1987-11-13 | 1987-11-13 | マイクロプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01128112A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154115A (ja) * | 1989-11-10 | 1991-07-02 | Seiko Instr Inc | 半導体集積回路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS584418A (ja) * | 1981-06-30 | 1983-01-11 | Fujitsu Ltd | オペレーテイング・システムの切換え方法 |
| JPS6019220A (ja) * | 1983-07-13 | 1985-01-31 | Fujitsu Ltd | マイクロコンピユ−タ |
| JPS6061818A (ja) * | 1983-09-16 | 1985-04-09 | Hitachi Ltd | リセット方式 |
| JPS62212714A (ja) * | 1986-03-14 | 1987-09-18 | Canon Inc | 画像情報出力装置 |
| JPS6251428B2 (ja) * | 1980-01-28 | 1987-10-29 | Akira Takahashi |
-
1987
- 1987-11-13 JP JP62286666A patent/JPH01128112A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251428B2 (ja) * | 1980-01-28 | 1987-10-29 | Akira Takahashi | |
| JPS584418A (ja) * | 1981-06-30 | 1983-01-11 | Fujitsu Ltd | オペレーテイング・システムの切換え方法 |
| JPS6019220A (ja) * | 1983-07-13 | 1985-01-31 | Fujitsu Ltd | マイクロコンピユ−タ |
| JPS6061818A (ja) * | 1983-09-16 | 1985-04-09 | Hitachi Ltd | リセット方式 |
| JPS62212714A (ja) * | 1986-03-14 | 1987-09-18 | Canon Inc | 画像情報出力装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03154115A (ja) * | 1989-11-10 | 1991-07-02 | Seiko Instr Inc | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04336308A (ja) | マイクロコンピュータ | |
| JPH06502264A (ja) | 動的に切替え自在な多周波数クロック発生器 | |
| JPH01128112A (ja) | マイクロプロセッサ | |
| JPH03233642A (ja) | スキャン動作実行方式 | |
| JPS63110840A (ja) | 同期検出回路 | |
| JP2580673B2 (ja) | 電源制御装置 | |
| JPH01129316A (ja) | リセット装置 | |
| JPH02237064A (ja) | ゲートアレーｌｓｉ | |
| JPH0883134A (ja) | マイクロコンピュータ | |
| JPH03169099A (ja) | 実装信号出力方式 | |
| JPH0424888B2 (ja) | ||
| KR200216603Y1 (ko) | 데이터 피드백을 갖는 디지털 출력회로 | |
| JPS59139470A (ja) | マイクロプロセツサシステム | |
| JPH02272667A (ja) | 入出力信号処理方式 | |
| SU1274120A1 (ru) | @ - @ -Триггер | |
| JPS60252933A (ja) | Ｌｓｉイニシヤライズ回路 | |
| JPH0433117A (ja) | ウオッチドッグタイマ回路 | |
| JPS60178524A (ja) | １チツプマイクロコンピユ−タ | |
| JP3051937B2 (ja) | 可変計数パルス信号発生装置 | |
| JPS605622A (ja) | クロツク信号発生装置 | |
| JPH03100713A (ja) | 入出力共用化システム | |
| JPH054052U (ja) | Ｉｃ試験装置の波形制御回路 | |
| JPH0510714B2 (ja) | ||
| JPH03237533A (ja) | マイクロコンピュータ | |
| JPH04138749A (ja) | 通信制御装置診断方式 |