JPS63206836A - プログラムデバツグ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプログラムデバッグ装置に関する。

〔従来の技術〕

従来のプログラムデバッグ装置は、第４図に示すように
、操作者とのインタフェース部の制御、対象中央処理装
置下でプログラムのデバッグを行うエミュレーション／
トレース部の制御、ブレーク条件のイネーブル／ディス
エーブル、内容１組み合せ等の設定を行うブレーク部の
制御を行うプログラムデバッグ装置制御部１と、プログ
ラムデバッグ装置制御部１からのイネーブル信号６で制
御され、ブレーク条件の成立／不成立を表す条件成立信
号１０をプログラムデバッグ装置制御部１に対して出力
するアドレスブレーク回路２と、同様にイネーブル信号
７で制御され、ブレーク条件の成立／不成立を表す条件
成立信号１１をプログラムデバッグ装置制御部１に対し
て出力するタイマブレーク回路３とを具備している。

タイマブレーク回路３を使う場合の動作を説明する。プ
ログラムデバッグ装置制御部１は繰作者からの指示を受
け、その指定された時間を入力クロックの周期で割った
値をタイマブレーク回路３へ設定し、プログラムデバッ
グ装置制御部１内部のエミュレーション／トレース部が
スタートすると同時にイネーブル信号７をアクティブに
する。

タイマブレーク回路３に設定された値は減算され、０に
なった時点で、条件成立信号１１をアクテイブにし、プ
ログラムデバッグ装置制御部１はそれを受け、内部のエ
ミューレーション／トレース部をストップさせ、操作者
へ終了したことを通知する。

〔発明が解決しようとする問題点〕

前述した従来のタイマブレーク回路は、エミュレーショ
ン／トレース部がスタートすると同時に起動をかけられ
て、かつ、内部の減算カウンタの構成ビット数に限りが
あるためタイマブレークに機能の幅をもたせる場合、減
算するクロックの周波数を変える。精度を高める場合は
クロック周波数を高くするが、長時間のブレークができ
ず、一方、長時間のブレークを行う場合はクロック周波
数を低くするが、精度を高めることができないという欠
点がある。

〔問題点を解決するための手段〕

本発明のプログラムデバッグ装置は、プログラムデバッ
グ装置が有するブレーク回路が出力する条件成立信号を
起動信号とし、かつ、タイマブレーク回路が選択された
場合、ブレーク回路の条件成立信号でブレークしないよ
う制御する機能を有する。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例のブロック図である。プ
ログラムデバッグ装置制御部１′は従来技術と同様な機
能を有する。アドレスブレーク回路２はプログラムデバ
ッグ装置制御部１′との間で、イネーブル信号６を受け
、条件成立信号１０を出力する。タイマブレーク回路３
はアドレスブレーク回路２と同様にイネーブル信号７を
受は条件成立信号１１を出力する。アドレス−数回路４
はプログラムデバッグ装置制御部１′よりイネーブル信
号８を受け、タイマブレーク回路５に起動をかける第１
条件設定回路として動作する。

タイマブレーク回路５はアドレス−数回路４より起動を
かけられ、条件成立信号１２をプログラムデバッグ装置
制御部１′に出力する第２条件設定回路として動作する
。

アドレス−数回路４とタイマブレーク回路５を使う場合
の動作説明をする。プログラムデバッグ装置制御部１′
は、操作者からの指示を受け、その指定されたアドレス
をアドレス−数回路４へ、そして指定された時間を入力
クロックの周期で割った値とタイマブレーク回路３へ設
定し、プログラムデバッグ装置制御部１′内部のエミュ
レーション／トレース部をスタートさせると同時にイネ
ーブル信号８をアクティブにする。アドレス−数回路４
はプログラムデバッグ装置制御部１′内部の対象中央処
理装置のアドレスと設定されているアドレスとの一致検
出を行い、一致した場合、アンドゲート２１を開き、イ
ネーブル信号８によりタイマブレーク回路５を起動し、
タイマブレーク回路５に設定された値を減算し、その値
が０になった時点で、条件成立信号１２をアクティブに
する。プログラムデバッグ装置制御部１′はそれを受け
、内部のエミュレーション／トレース部をストップさせ
、操作者に終了したことを通知する。

第２図は本発明の第２の実施例のブロック図である。こ
の実施例では第１の実施例のアドレスブレーク回路２と
アドレス−数回路４．タイマブレーク回路３とタイマブ
レーク回路５が同等な機能を有するため、それらを制御
する信号群を第２図のように組み合せることによって回
路を簡略化することができる。

ここで、アドレスブレーク回路２をイネーブルにするイ
ネーブル信号６と、タイマブレーク回路３をイネーブル
にするイネーブル信号７′とアドレスブレーク回路２の
条件成立信号１０とタイマブレーク回路３の条件成立信
号１１とを選択する選択信号９の組み合せと状態を説明
する。

まずイネーブル信号６．７′と選択成立信号９がすべて
アクティブ１°′のときアドレスブレーク回路２とタイ
マブレーク回路３がそれぞれ、イネーブル信号６により
、オアゲート２２を介して与えられるイネーブル信号７
′により共に独立してイネーブルとなる。

イネーブル信号７′のみがインアクティブ０″のとき、
アドレスブレーク回路２がイネーブルとなり、この条件
成立信号１０がオアゲート２２を介してタイマブレーク
回路３を起動する。しかしイネーブル信号６と選択信号
９により条件成立信号１０でブレークすることはない。

そして、イネーブル信号６がアクティブで選択信号９が
インアクティブ０”のときアンドゲート２３が閉じるの
で、アドレスブレーク回路２のみがイネーブルとなる。

そして、イネーブル信号６がインアクティブ“０”９選
択信号９がアクティブ１″、イネーブル信号７′がアク
ティブ１”のときイネーブル信号７′がオアゲート２２
を介してタイマブレーク回路３に与えられ、選択信号９
によりアンドゲート２３が開くので、タイマブレーク回
路３のみがイネーブルとなる。

他の場合はアドレスブレーク回路２．タイマブレーク回
路３共に使用しない状態となる。

第３図は本発明の第３の実施例のブロック図である。こ
の実施例では、第１．第２の実施例のアドレスブレーク
回路の代りにブレーク回路を用いた。タイマブレーク回
路５の利用を選択信号１４で選択する０選択信号１４が
アクティブ“１”のときアンドゲート３３が開き、アン
ドゲート３１はインバータ３２を介して閉じ、タイマブ
レーク回路５から条件成立信号がプログラムデバッグ装
置制御部１′°′　へ出力できる。これにより所期の目
的が実現できる。インアクティブ０゛′のときはアクテ
ィブのときとは逆になり、ブレーク回路１３からの条件
成立信号がプログラムデバッグ装置制御部１″′へ出力
できる。

〔発明の効果〕

以上説明したように本発明では、ブレーク回路の条件が
成立した信号をタイマブレーク回路の起動信号にするこ
とによってタイマブレークがデバッグ対象プログラムに
関係付けられ、任意の場所よりタイマブレークが使える
ようになるので、従来技術で不可能だった任意のタイミ
ングで起動をかける高精度タイマブレークが可能となる
。また、リアルタム的要素を有するプログラムのデバッ
グに本発明を実施しても同様の効果が得られる。

【図面の簡単な説明】

第１図、第２図、第３図は本発明の実施例のブロック図
、第４図は従来例のブロック図である。

Claims (1)

【特許請求の範囲】
1. ブレーク回路と、前記ブレーク回路を制御するプログラ
   ムデバッグ装置制御部と、前記ブレーク回路の条件成立
   信号を起動信号とするタイマブレーク回路とを有するこ
   とを特徴とするプログラムデバッグ装置。