JPH01128447A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01128447A
JPH01128447A JP28574587A JP28574587A JPH01128447A JP H01128447 A JPH01128447 A JP H01128447A JP 28574587 A JP28574587 A JP 28574587A JP 28574587 A JP28574587 A JP 28574587A JP H01128447 A JPH01128447 A JP H01128447A
Authority
JP
Japan
Prior art keywords
insulating layer
interlayer insulating
via hole
layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28574587A
Other languages
English (en)
Other versions
JP2611273B2 (ja
Inventor
Takeshi Yamauchi
毅 山内
Atsushi Komura
篤 小邑
Kenji Kondo
憲司 近藤
Kazuo Akamatsu
和夫 赤松
Osamu Takenaka
修 竹中
Yasushi Higuchi
安史 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP62285745A priority Critical patent/JP2611273B2/ja
Publication of JPH01128447A publication Critical patent/JPH01128447A/ja
Application granted granted Critical
Publication of JP2611273B2 publication Critical patent/JP2611273B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野1 この発明は、例えばLSI等の多層配線構造で要求され
る層間絶n層の平坦化さらにヴィアホールの形成手段を
改良した半導体装置の製造方法に関する。
[従来の技術] LSI等の半導体装置にあっては、多層配線構造を有す
る。この多層配線構造は、回路要素の形成された半導体
基板の表面上に、層間絶縁層がそれぞれ介在されるよう
にして複数の配線層が形成されるように構成されている
ものであり、その各配線層相互間、さらに半導体基板の
回路要素の端子部分と配線層との間は適宜電気的に接続
するようになっている。そして、この各配線層の他の層
部分との間の電気的接続手段は、層間絶縁層に貫通する
ヴィアホールを形成し、このヴィアホールに導体を埋め
込むことによって、異なる層の配線層相互、あるいは配
線層と半導体基板上部の端子部との間が電気的に接続さ
れるようにしている。
層間絶縁層は、例えば表面配線層の形成された半導体基
板上に、常圧CVD法によって形成されるSiO2ある
いはPSG等の酸化膜、またはプラズマCVD法によっ
て形成される酸化膜によって構成される。しかし、上記
半導体基板上に形成された配FA層部分に対応した突出
部が上記層間絶縁層の表面形状として現れるようになり
、必然的に層間絶縁層の表面形状は段差部を有するよう
な凹凸の激しい状態となる。したがって、このような凹
凸を有する層間絶縁層の表面部に、さらに別の配線層を
形成するようにすると、凹凸の段差部で配線層に括れあ
るいは断切れが生ずるようになり、この配Ia層の信頼
性が得られないようになる。
このため、多層配線構造とするためには、層間絶縁層の
表面形上を平坦化した後に、この層間絶縁層上に金属配
線層を形成することが必要となる。
このような層間絶縁層の凹凸を無くして平坦化する手段
としては、例えばSOG <態様ガラス)を塗布する手
段、有機樹脂を塗布する手段等が考えられるもので、こ
のように平坦化された層間絶縁層には、このF!XJ間
絶縁層の下にある配線層部分に対応して貫通するヴィア
ホールを形成し、このヴィアホール部に対応してざらに
金属配線層が形成されるようになるものである。しかし
、このような手段では平坦化に多くの手数を要するのみ
ならず、ヴィアホールを微細化して構成することが困難
となる。また、微細化されたヴィアホールにあっては、
断切れ等を防止するためにその内周面をテーパ状に形成
させるものであるが、このテーバ状に加工する工程をさ
らに付加しなければならない。
微細化のために有利な手段としては、ドライエツチング
によるエッチバックによって、層間絶縁層の表面を平坦
化することが知られている。
第6図はこのような平坦化手段の例を示しているもので
、半導体基板11の表面には、この基板11に形成され
た回路要素の導出端子部に適宜接続されるようにした、
アルミニウム等の金属による表面配線層12が形成され
ているもので、さらに半導体基板11の表面上には、上
記配線層12部分を含むようにして層間絶縁層13が形
成されている。この場合、層間絶縁層13の表面には、
配線層12の半導体基板11面から突出している形状が
のまま現れ、段差を有する凹凸形状となる。したがって
、この居間絶縁層13上にこのまま金属配線層を形成さ
せるようにすると、上記段差部分で配線層に括れや断切
れが発生ずるおそれが多い。
したがって、この凹凸を有する層間絶縁層13の表面を
平滑化するものであるが、このために第6図(A>で示
されるように、表面に凹凸を有する層間絶縁層13上に
流動性のあるレジスト14を塗布して平坦な面を形成さ
せるようにする。そして、反応性イオンエツチングによ
って図に鎖線で示す位置まで全面エツチングし、第6図
(B)で示されるように層間絶縁層13の表面が平坦化
されるようにし、この層間絶縁層13にヴィアホール1
51.152を形成させるようにする。
しかし、このような手段ではレジスト塗布の工程が必要
となるものであり、したがって必然的に工程数が増加す
るものであり、さらにエッチバックした後に残存するレ
ジストを除去する工程が必要となる。また、半導体基板
11上に配線層12が存在するものであるため、この配
線層12部分の膜厚t1およびその他の部分の膜厚t2
に差が生じ、層間絶縁層13にmIv分布が生ずるよう
になる。したがって、ヴィアホール151および152
に深さに相違が存在するものであり、配線工程の歩留り
を低下するようになるものであり、信頼性を向上させる
ために問題を有するようになる。
[発明が解決しようとする問題点] この発明は上記のような点に鑑みなされたもので、簡単
な1工程によって凹凸を有する層間絶縁層の表面を、こ
の層間絶縁層上に金属配線層を形成したときに、この配
Ii1層に括れや断切れが生じないように平坦化すると
共に、層間絶縁層に膜厚分布が存在しないようにし、ざ
らにヴィアホールがその内周面をテーパ状にした状態で
同時に形成されるようにして、簡単な工程で且つ信頼性
が得られるようにした多層配線構造を有する半導体装置
の製造方法を提供しようとするものである。
[問題点を解決するための手段] すなわち、この発明に係る半導体の製造方法にあっては
、表面に凹凸が存在する状態の層間絶縁層に、内周面が
垂直状態とされるヴィアホールを形成するものであり、
このヴィアホールの形成された層間絶縁層の表面をプラ
ズマエツチングによって全面的にエッチバックさせるよ
うにするものである。
[作用] 上記のような半導体装置の製造方法によれば、内周面が
垂直状にされたヴィアホールが形成され、表面に凹凸を
有する状態の眉間絶縁層が表面からエッチバックされる
ようになる。この場合、層間絶縁層表面の段差部分は傾
斜面で連続されるようになり、またヴィアホールの内周
面もテーパ面とされるようになるものであり、層間絶縁
層の表面は金属配線層を形成した場合に括れや断切れの
原因となる段差部の無い平坦化された状態となる。
また膜厚分布も−様な状態となるものであり、多層配線
構造を有する半導体装置の信頼性の向上に大きな効果が
発揮されるようになる。
[発明の実施例〕 以下、図面を参照しながらこの発明の詳細な説明する。
第1図乃至第4図は特に多層配線工程における居間絶縁
層およびヴィアホールの形成工程を順次水しているもの
で、まず、第1図で示されるように回路要素が適宜形成
されたシリコン等による半導体基板21の表面には、上
記回路要素に適宜接続されるようになる表面配線層22
が、例えばポリシリコンによって形成されている。そし
て、この半導体基板21の表面には、上記表面配線層2
2部分をも含む状態で、例えば5102による絶縁層2
3が形成されているもので、この絶縁1ii23上に第
1層の配線層241.242が形成されている。この配
線Fm241.242は適宜表面配線[I23あるいは
基板21に形成された回路要素の導出端子部分に接続さ
れている。
このようにして第1層の配線層241.242が形成さ
れたならば、この配線層241.242部分を含む状態
で、半導体基板21の全面に層間絶縁層25が形成され
る。この場合、この層間絶縁層25の表面は、半導体基
板21の表面に形成される表面配線層23、さらに第1
層の配Fit層241.242の形状に対応して段差部
261 、262 、・・・を有する凹凸面とされるよ
うになる。
そして、第2図で示されるように、表面に凹凸形状が存
在する状態の層間絶縁層25に対して、例えば配線層2
41部分に対応してこの配lit層241に至るように
貫通するヴィアホール27をエツチングにより形成する
。この場合、このヴィアホール27の内周面は垂直状態
に形成されている。
このようにヴィアホール27が形成されたならば、居間
絶縁層25の表面部分を反応性イオンエツチングによっ
て全面エツチングするものであり、このエツチング工程
によって第3図で示されるように、居間絶縁層25の表
面の凹凸を形成する段差261.262、・・・部分が
傾斜面で連続されるようにテーパ面281.282、・
・・とされるようになり、また同時にヴィアホール27
の内周面も、間口方向に径が大きくなるようなテーパ面
29とされるようになる。
そして、この層間絶縁層25の面上に、第4図で示され
るように第2層の配線層30が形成されるようになるも
のであり、テーパ面を有するヴィアホール27を介して
配線層241と30とが電気的に接続されるようになる
ものである。
この場合、上記配線wA30は層間絶縁層25上のテー
パ面281 、282 、・・・に沿って形成されるよ
うになるものであり、この配線層30に括れあるいは断
切れ等を生ずるようになることが効果的に抑制されるよ
うになり、信頼性の高い配FiI層とすることができる
ここで、上記反応性イオンエツチングは、例えば第5図
で示すようなマグネトロン装置41によって行われる。
このマグネトロン装置41は反応性イオンエツチング装
置を構成するようになるものであり、この装置41の内
部には第2図で示したように表面に段差を有する凹凸を
有し且つヴィアホール27が開口された層間絶縁層25
が形成されている半導体基板21が設定される。そして
、この装置41の内部には例えばC2Fsからなる反応
ガスが導入できるようにしている。
上記マグネトロン装置41には、電極421および42
2が設定されているもので、この電極421および42
2の相互間には、高周波電源43から例えば500〜1
000Wの高周波電力が印加されるようにしている。ま
た、このマグネトロン装置41には電磁マグネット44
が設定されているもので、このマグネット44によって
装置41内部に約800ガウスの磁場が設定されるよう
にしている。
このように構成される反応性イオンエツチング装置によ
って、半導体基板21の表面に形成された層間絶縁層2
5の表面を、例えばエツチング圧力数Pa〜30Paの
範囲で、約30秒〜1分の間エツチングすると、第3図
で示したように段差部が緩和されてテーバ面で連続され
るようになる。このテーバ面の角度は、45〜70°の
範囲で適宜設定されるようにすればよい。
このようなマグネトロン装置を用いた反応性イオンエツ
チングにあっては、極めて短時間に層間絶縁層25がエ
ツチングされるようになる特徴を有するものであり、例
えば通常の反応性イオンエツチングに比較して、1/1
0.〜1/60以下の状態とすることができる。しかも
、通常の反応性イオンエツチングでは、上記のように段
差部を緩和させるような平坦化はできない。
マグネトロン装置を使用した反応性イオンエツチング装
置にあっては、マグネトロン放電によって、プラズマ中
にCH2等の不飽和フッ化炭素が容易に生成されるよう
になる。このためCX FYなる組成のポリマーが効率
的に発生するようになり、この発生されたポリマーが袋
間絶縁WJ25の表面に付着するようになる。この付着
されるポリマーの量は「エラチングル堆積」の競争反応
バランスによって決定される。
この競争反応バランスは、エツチング条件によって可変
されるようになるものであり、したがってエツチング条
件によってエツチング形状が制御できるようになる。
マグネトロン放電のもとに行われる反応性イオンエツチ
ングのエツチング反応は、上記層間絶縁層25の表面に
堆積されるポリマーの堆積速度V−1と、ポリマーのエ
ツチング速度V2との比rV1/V2−rJ、およびポ
リマーのエツチング速度V2と層間絶縁層25のエツチ
ング速度■3との比rV2 /V3−RJによって支配
される。種々の実験を行った結果、rR>1Jおよび「
r<IJの条件が満足されたときに、層間絶縁層25の
段差261.262 、・・・部がテーバ面281 、
282 、・・・の状態にエツチングされ、さらに垂直
形状のヴィアホール27の内周面がテーバ面29とされ
るようになることが確認された。
すなわち、段差部を傾斜面となるようにエツチングする
ためには、次のような条件が満足されるようにする。
a)ポリマーの生成速度が大きい。
b)ポリマーのエツチング速度が大きい。
C)絶縁層のエツチング速度が大きい。
d)r<1およびR>1である。
尚、層間絶縁層の表面に効果的にポリマーの層を形成さ
せるためには、例えば半導体基板21をセットする電極
上に、ポリイミド、あるいはテフロンによる絶縁板を設
定すると効果的である。
具体的な実施例を以下に示す。
実施例1 第1図で示されたような状態で、層間絶縁層25をプラ
ズマCVD装置によって形成された厚さ1.3μmのプ
ラズマ窒化膜で構成する。そして、この蔵開絶縁WJ2
5の表面にレジストを塗布しホト工程によってヴィアホ
ールに対応したレジストパターンを形成し、反応性イオ
ンエツチング装置を用い、CF4ガス中でヴィアホール
27を第2図のように開口形成する。この場合ヴィアホ
ール27の内径は2μmである。そして、上記レジスト
を剥離除去する。
このように層間絶縁1125にヴィアホール27が開口
されたならば、マグネトロン反応性イオンエツチング装
置によって、反応ガスとしてCHF3ガスを用い、その
流量を50 QC/分、RFパワーを600W、反応ガ
ス圧を13Paの条件を設定して、約1700人/分の
エツチング速度で3分間エツチングした。そして、その
結果第3図で示したように段差部が傾斜面となり、ヴィ
アホールの内周面がテーパ面とされた。このとき、段差
部に対応する部分の傾斜角度は40°であり、ヴィアホ
ール27のテーパ面29の角度は606であった。
:UUW 実施例1と同様の構造にして、層間絶1i層25をPS
G (リン濃度2.0モル%)glで構成するものであ
り、この層間絶縁層25に内径1μmのヴィアホール2
7を形成した。そして、反応ガスCHF 3を50Cc
/分で流し、RFパワー600W、反応ガス圧6Paの
条件で70秒間エツチングした。その結果段差部の傾斜
角度は40°とされ、ヴィアホール27のテーパ面は6
5°となった。
以上の各実施例で示したように、段差部分を傾斜面とづ
るような丸みを持たせた形状とし、且つ高速なエツチン
グ動作を実行させる手段としては、上記実施例等で説明
した磁場を有する反応性エツチングにおいてのみ可能で
ある。この場合のエツチング条件は、例えば次に示すよ
うになる。
[絶縁膜材料:プラズマ酸化WA] 反応ガス(添加ガス) CF+50t−1z5  あるいは CHF350    あるいは C2F650 反応圧力   6〜13 R「パワー  400〜aoow [絶縁mU料: CVD−8i 02 ]反応ガス(添
加ガス) 02 Fs 50H25あるいは CHFa  50 反応圧力   6〜20 RFt<r)−400〜600W [絶縁膜材料: CVD−PSG] 反応ガス(添加ガス) 02 F550H23あるいは HF150 反応圧力   6〜20 RFパワー  400〜600W [絶縁膜材料: CVD−BPSG] 反応ガス C2F6501−123  あるいは Cl−IF550 反応圧力   6〜20 RFパワー  400〜600W [発明の効果] 以上のようにこの発明に係る半導体装置の製造方法によ
れば、表面に凹凸が存在する層間絶縁層に垂直な壁面を
有するヴィアホールを形成した状態で、只1回の反応性
イオンエツチングを行うことによって、上記表面の凹凸
を形成する段差部が連続づる傾斜面とされ、またヴィア
ホールの内周面がテーパ面とされるようになる。すなわ
ち、非常に簡単な工程によって、層間絶縁層の凹凸を有
する面を、膜厚分布が一様とされる状態で多層配線H4
造に適する平坦化された面ととし、さらに同時にヴィア
ホールの内周面のテーパ面とされるようになる。したが
って、製造工程が非常に簡略化されるばかりか、充分に
信頼性を高くすることができる多層配線構造が得られる
ようになるものである。
【図面の簡単な説明】
第1図乃至第4図はそれぞれこの発明の一実施例に係る
半導体の製造方法において、各工程における半導体装置
の断面構成を順次示す図、第5図は上記製造工程で使用
されるマグネトロン反応性イオンエツチング5A置を説
明するための構成図、第6図の(A)および(B)はそ
れぞれ従来の製造工程を順次説明するための半導体装置
の断面構成を示す図である。 21・・・半導体基板、22・・・表面電極、23・・
・絶II層、241.242・・・第1層の配線層、2
5・・・層間絶縁層、261.262 、・・・段差、
27・・・ヴィアホール、281.282、・・・29
・・・テーバ面、30・・・第2層の配線層。 出願人代理人 弁理士 鈴江武彦 第1図 44図

Claims (2)

    【特許請求の範囲】
  1. (1)回路要素の形成された半導体基板の表面に絶縁層
    を形成する工程と、 上記絶縁層に、垂直状態のヴィアホールをエッチングに
    よって形成する工程と、 この工程で垂直状のヴィアホールの形成された上記絶縁
    層の表面部を、上記ヴィアホールの内周部を含む状態で
    プラズマエッチングする工程とを具備し、 このプラズマエッチング工程によって、上記絶縁層の表
    面の段差部分が傾斜面で連続されるようにすると共に、
    上記垂直状のヴィアホールの内周面がテーパ面とされる
    ようにしたことを特徴とする半導体装置の製造方法。
  2. (2)上記プラズマエッチング工程は、マグネトロン反
    応性イオンエッチングによって、上記絶縁層が直接的に
    エッチングされるようにした特許請求の範囲第1項記載
    の半導体装置の製造方法。
JP62285745A 1987-11-12 1987-11-12 半導体装置の製造方法 Expired - Lifetime JP2611273B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62285745A JP2611273B2 (ja) 1987-11-12 1987-11-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62285745A JP2611273B2 (ja) 1987-11-12 1987-11-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH01128447A true JPH01128447A (ja) 1989-05-22
JP2611273B2 JP2611273B2 (ja) 1997-05-21

Family

ID=17695500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62285745A Expired - Lifetime JP2611273B2 (ja) 1987-11-12 1987-11-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2611273B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462896A (en) * 1991-06-24 1995-10-31 Nippondenso Co., Ltd. Method of forming a sidewall on a semiconductor element

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190321A (en) * 1981-05-20 1982-11-22 Toshiba Corp Dry etching method
JPS5935451A (ja) * 1982-08-23 1984-02-27 Fujitsu Ltd 層間絶縁膜の形成方法
JPS60163433A (ja) * 1984-02-03 1985-08-26 Toshiba Corp プラズマ処理装置
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57190321A (en) * 1981-05-20 1982-11-22 Toshiba Corp Dry etching method
JPS5935451A (ja) * 1982-08-23 1984-02-27 Fujitsu Ltd 層間絶縁膜の形成方法
JPS60163433A (ja) * 1984-02-03 1985-08-26 Toshiba Corp プラズマ処理装置
JPS63258021A (ja) * 1987-04-16 1988-10-25 Toshiba Corp 接続孔の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5462896A (en) * 1991-06-24 1995-10-31 Nippondenso Co., Ltd. Method of forming a sidewall on a semiconductor element

Also Published As

Publication number Publication date
JP2611273B2 (ja) 1997-05-21

Similar Documents

Publication Publication Date Title
EP0129389B1 (en) A method of producing a layered structure
US6291331B1 (en) Re-deposition high compressive stress PECVD oxide film after IMD CMP process to solve more than 5 metal stack via process IMD crack issue
EP0329969B1 (en) Pillar alignment and formation process
JPS6110240A (ja) 半導体素子の製造方法
KR20050065684A (ko) 웨이퍼 패시베이션 구조
JPH01503021A (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
JPH08107149A (ja) 半導体デバイスおよび半導体ウエハ上の金属導線を絶縁する方法
US6426558B1 (en) Metallurgy for semiconductor devices
EP0406025A2 (en) Method for fabricating a semiconductor device in which an insulating layer thereof has a uniform thickness
US4109275A (en) Interconnection of integrated circuit metallization
US6413438B1 (en) Method of forming via hole by dry etching
US7109090B1 (en) Pyramid-shaped capacitor structure
JPH01128447A (ja) 半導体装置の製造方法
US6348736B1 (en) In situ formation of protective layer on silsesquioxane dielectric for dual damascene process
JPH10163198A (ja) 半導体装置およびその製造方法
JP2531173B2 (ja) 半導体装置の製造方法
JPH022125A (ja) 半導体装置のスルーホール形成方法
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
JPH1064995A (ja) 半導体装置の製造方法
KR100718456B1 (ko) 반도체 소자 및 이의 제조 방법
KR20030042232A (ko) 실린더 구조의 엠아이엠 캐패시터 형성방법
WO1987000688A1 (en) Methods of producing layered structures
JPS63253630A (ja) 半導体装置の製造方法
JPS63253645A (ja) 半導体装置およびその製造方法
KR20020052681A (ko) 반도체 소자의 층간 절연막 형성 방법