JPH01129787A - モータの速度制御装置 - Google Patents
モータの速度制御装置Info
- Publication number
- JPH01129787A JPH01129787A JP62284502A JP28450287A JPH01129787A JP H01129787 A JPH01129787 A JP H01129787A JP 62284502 A JP62284502 A JP 62284502A JP 28450287 A JP28450287 A JP 28450287A JP H01129787 A JPH01129787 A JP H01129787A
- Authority
- JP
- Japan
- Prior art keywords
- motor
- circuit
- monomulti
- output
- speed control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Electric Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路内の基準周期と、モータの回
転数に比例したＦＧ倍信号を比較し、モータの回転数を
一定に保つ、モータの速度制御装置に関するものである
。
転数に比例したＦＧ倍信号を比較し、モータの回転数を
一定に保つ、モータの速度制御装置に関するものである
。
従来の技術
従来、この種のモータの速度制御装置は、第４図に示す
ような構成であった。第４図において、Ａは基準クロッ
ク入力端子であり、第１モノマルチは、３つのフリップ
フロップＦＦＩ〜ＦＦ３と６つのインバータ６１〜Ｇ６
とからなる構成であり、第２モノマルチも同様に、フリ
ップフロップＦＦ４〜ＦＦ６とインバータＧ７〜Ｇ１２
とからなる構成であった。
ような構成であった。第４図において、Ａは基準クロッ
ク入力端子であり、第１モノマルチは、３つのフリップ
フロップＦＦＩ〜ＦＦ３と６つのインバータ６１〜Ｇ６
とからなる構成であり、第２モノマルチも同様に、フリ
ップフロップＦＦ４〜ＦＦ６とインバータＧ７〜Ｇ１２
とからなる構成であった。
発明が解決しようとする問題点
このような従来の構成では°、第１モノマルチの出力信
号を、第２モノマルチのリセット入力信号として利用す
るため、基準クロックの周波数が高くなると、第５図の
タイミングチャートで、８番目のクロック信号のタイミ
ングの時点のように、第１モノマルチのリセット入力信
号として入力される前に、基準クロック信号が、入力さ
れてしまい、第２モノマルチでのカウントが無視され、
第１モノマルチと第２モノマルチからなる、回路内部の
基準周期がずれて、モータの回転数もずれてしまうとい
う問題があった。
号を、第２モノマルチのリセット入力信号として利用す
るため、基準クロックの周波数が高くなると、第５図の
タイミングチャートで、８番目のクロック信号のタイミ
ングの時点のように、第１モノマルチのリセット入力信
号として入力される前に、基準クロック信号が、入力さ
れてしまい、第２モノマルチでのカウントが無視され、
第１モノマルチと第２モノマルチからなる、回路内部の
基準周期がずれて、モータの回転数もずれてしまうとい
う問題があった。
本発明は、このような問題点を解決するもので、従来の
約２倍の基準クロック信号の周波数まで、回路内部の基
準周期のずれをなくし、モータの回転数のずれをなくす
ことを目的とするものである。
約２倍の基準クロック信号の周波数まで、回路内部の基
準周期のずれをなくし、モータの回転数のずれをなくす
ことを目的とするものである。
問題点を解決するための手段
この問題点を解決するために、本発明は、内部に多段カ
ウンタを有する第１モノマルチと、これと同様の構成の
第２モノマルチをそなえた速度制御装置において、前記
第１モノマルチの出力信号を、前記第２モノマルチの内
部初段カウンタのリセット入力信号となしたものである
。
ウンタを有する第１モノマルチと、これと同様の構成の
第２モノマルチをそなえた速度制御装置において、前記
第１モノマルチの出力信号を、前記第２モノマルチの内
部初段カウンタのリセット入力信号となしたものである
。
作用
この構成により、基準クロック信号を高い周波数まで利
用でき、回路内部の基準周期ずれをなく。
用でき、回路内部の基準周期ずれをなく。
し、モータの回転数を一定に保つことができる。
実施例
第１図は、本発明の一実施例によるモータの速度制御装
置の論理回路図であり、第１図において、第１モノマル
チと第２モノマルチの初段のカウンタに基準クロック入
力端子を接続し、３段のフリップフロップＦＦ１〜ＦＦ
３のカウンタ結合第１モノマルチの終段フリップフロッ
プＦＦ３の正出力をインバータＧ１に入力し、そのイン
バータＧ１の出力を、第２モノマルチの初段フリップフ
ロップＦＦ４のリセット端子およびインバータＧ２にそ
れぞれ入力し、インバータＧ２の出力を、第１モノマル
チのリセット入力として接続する。第２モノマルチのＦ
Ｆ４の出力Ｑを、インバータＧｌＯの入力に接続し、同
インバータＧ１０の出力をインバータＧｌｌの入力に接
続し、その出力を、第２モノマルチのリセット入力とし
て接続する。第２図はそのタイミングチャートである。
置の論理回路図であり、第１図において、第１モノマル
チと第２モノマルチの初段のカウンタに基準クロック入
力端子を接続し、３段のフリップフロップＦＦ１〜ＦＦ
３のカウンタ結合第１モノマルチの終段フリップフロッ
プＦＦ３の正出力をインバータＧ１に入力し、そのイン
バータＧ１の出力を、第２モノマルチの初段フリップフ
ロップＦＦ４のリセット端子およびインバータＧ２にそ
れぞれ入力し、インバータＧ２の出力を、第１モノマル
チのリセット入力として接続する。第２モノマルチのＦ
Ｆ４の出力Ｑを、インバータＧｌＯの入力に接続し、同
インバータＧ１０の出力をインバータＧｌｌの入力に接
続し、その出力を、第２モノマルチのリセット入力とし
て接続する。第２図はそのタイミングチャートである。
第１モノマルチをＮ進カウンタとし、第２モノマルチを
Ｍ進カウンタとし、基準クロック信号の周期をｔとし、
モータの定常回転時の発電機の出力周波数をｊＩ 、ｊ
２とするとき、 回路内部の基準周期は、 ：Ｎｔ＋Ｍｔ＝１／ｆ＋ 回路内部の基準周期ずれは、 ：Ｎｔ＋Ｍｔ＋αｔ ＝ １ ／ ｆ ２（αは無視さ
れた基準クロック信号のカウント数）で表わされる。
Ｍ進カウンタとし、基準クロック信号の周期をｔとし、
モータの定常回転時の発電機の出力周波数をｊＩ 、ｊ
２とするとき、 回路内部の基準周期は、 ：Ｎｔ＋Ｍｔ＝１／ｆ＋ 回路内部の基準周期ずれは、 ：Ｎｔ＋Ｍｔ＋αｔ ＝ １ ／ ｆ ２（αは無視さ
れた基準クロック信号のカウント数）で表わされる。
また、第２図のタイミングチャートを、第５図のタイミ
ングチャートと比較すると、明らかに第１モノマルチの
出力信号が、第２モノマルチのリセット入力信号として
、入力されるまでの、遅延時間が、短くなるため、高い
基準クロック信号の周波数まで、αｔ ＝ １ ／ ｆ
Ｉ−１／ ｆ ２の回路内 ′部の基準周期ずれをお
こすことがない。第３図は、第１図示回路を含むモータ
駆動装置のブロック図であり、モータ１の速度制御に必
要な、基準周期を出力することができ、速度比較制御に
おける量子化ビットを上げることによって、精度を上げ
ることができる。第３図中、２は周波数発電機、３は波
形整流回路、４は基準クロック発生回路、５はＮビット
モノマルチ、６はＭビットモノマルチ、７はパルス合成
回路、８はフィルタ回路、９は低域補償回路、１０はモ
ータ駆動回路である。
ングチャートと比較すると、明らかに第１モノマルチの
出力信号が、第２モノマルチのリセット入力信号として
、入力されるまでの、遅延時間が、短くなるため、高い
基準クロック信号の周波数まで、αｔ ＝ １ ／ ｆ
Ｉ−１／ ｆ ２の回路内 ′部の基準周期ずれをお
こすことがない。第３図は、第１図示回路を含むモータ
駆動装置のブロック図であり、モータ１の速度制御に必
要な、基準周期を出力することができ、速度比較制御に
おける量子化ビットを上げることによって、精度を上げ
ることができる。第３図中、２は周波数発電機、３は波
形整流回路、４は基準クロック発生回路、５はＮビット
モノマルチ、６はＭビットモノマルチ、７はパルス合成
回路、８はフィルタ回路、９は低域補償回路、１０はモ
ータ駆動回路である。
発明の効果
以上のように１、本発明によれば、モータの速度制御装
置における回路内部の基準周期ずれを、基準クロック信
号の周波数の約２倍まで、なくすことができ、このこと
は、モータの速度制御装置においての量子化ビットを２
倍の精度まで上げることを可能にし、モータの回転数を
一定に保つという効果が上げられる。
置における回路内部の基準周期ずれを、基準クロック信
号の周波数の約２倍まで、なくすことができ、このこと
は、モータの速度制御装置においての量子化ビットを２
倍の精度まで上げることを可能にし、モータの回転数を
一定に保つという効果が上げられる。
第１図は本発明の一実施例のモータの速度制御装置中の
要部論理回路図、第２図はそのタイミングチャート、第
３図は実施例装置のブロック図、第４図は従来のモータ
の速度制御装置の要部論理回路図、第５図はそのタイミ
ングチャートである。 １・・・・・・モータ、２・・・・・・周波数発電機、
３・・・・・・波形整流回路、４・・・・・・基準周波
数信号発生回路、５．６・・・・・・モノマルチ、７・
・・・・・パルス合成回路、８・・・・・・フィルタ回
路、９・・・・・・低域補償回路、１０・・・・・・モ
ータ駆動回路。
要部論理回路図、第２図はそのタイミングチャート、第
３図は実施例装置のブロック図、第４図は従来のモータ
の速度制御装置の要部論理回路図、第５図はそのタイミ
ングチャートである。 １・・・・・・モータ、２・・・・・・周波数発電機、
３・・・・・・波形整流回路、４・・・・・・基準周波
数信号発生回路、５．６・・・・・・モノマルチ、７・
・・・・・パルス合成回路、８・・・・・・フィルタ回
路、９・・・・・・低域補償回路、１０・・・・・・モ
ータ駆動回路。
Claims (1)
- 内部に多段カウンタを有する第１、第２の単安定マルチ
バイブレータをそなえ、前記第１の単安定マルチバイブ
レータの出力信号を、前記第２の単安定マルチバイブレ
ータの内部の初段カウンタのリセット入力信号となした
ことを、特徴とするモータの速度制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284502A JP2638855B2 (ja) | 1987-11-11 | 1987-11-11 | モータの速度制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62284502A JP2638855B2 (ja) | 1987-11-11 | 1987-11-11 | モータの速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01129787A true JPH01129787A (ja) | 1989-05-23 |
| JP2638855B2 JP2638855B2 (ja) | 1997-08-06 |
Family
ID=17679340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62284502A Expired - Lifetime JP2638855B2 (ja) | 1987-11-11 | 1987-11-11 | モータの速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2638855B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103403981A (zh) * | 2011-03-01 | 2013-11-20 | 矢崎总业株式会社 | 连接器嵌合夹具和低插入力连接器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109185A (en) * | 1979-02-13 | 1980-08-22 | Matsushita Electric Ind Co Ltd | Motor speed controller |
| JPS55155589A (en) * | 1979-05-18 | 1980-12-03 | Matsushita Electric Ind Co Ltd | Speed controller for motor |
-
1987
- 1987-11-11 JP JP62284502A patent/JP2638855B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55109185A (en) * | 1979-02-13 | 1980-08-22 | Matsushita Electric Ind Co Ltd | Motor speed controller |
| JPS55155589A (en) * | 1979-05-18 | 1980-12-03 | Matsushita Electric Ind Co Ltd | Speed controller for motor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103403981A (zh) * | 2011-03-01 | 2013-11-20 | 矢崎总业株式会社 | 连接器嵌合夹具和低插入力连接器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2638855B2 (ja) | 1997-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0219015A (ja) | 多機能フリップフロップ型回路 | |
| JPH01129787A (ja) | モータの速度制御装置 | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| JPS60189330A (ja) | 並列−直列変換装置 | |
| JPH01109425A (ja) | Ｆｉｆｏメモリ | |
| JPS62126717A (ja) | 直並列変換回路 | |
| JP2662443B2 (ja) | 表示装置駆動用ｌｓｉに於けるデータ取り込み回路 | |
| KR890006194Y1 (ko) | 병렬 데이타의 직렬 전송회로 | |
| JPH0779247B2 (ja) | デコ−ド回路 | |
| JPS62172458A (ja) | マイクロコンピユ−タシステムの出力ポ−トデ−タ設定回路 | |
| JP2536435Y2 (ja) | パリテイ計数回路 | |
| KR920004439Y1 (ko) | 데이타 변환회로 | |
| KR900007166B1 (ko) | 서브-코드 데이터 독출회로 | |
| JP2763709B2 (ja) | ビット・ダイビット変換回路 | |
| JP2565768B2 (ja) | シリアルデータ送受信装置 | |
| JPH07264076A (ja) | 直並列変換器 | |
| JPH02280263A (ja) | マイクロプロセッサ | |
| JPH0566049B2 (ja) | ||
| JPH0661076B2 (ja) | デ−タ転送装置 | |
| JPS619057A (ja) | ゼロ插入回路 | |
| JPH0546579B2 (ja) | ||
| JPH0348520B2 (ja) | ||
| JPS6297451A (ja) | デ−タ送信方式 | |
| JPS58161530A (ja) | Ａ／ｄ変換回路 | |
| JPS6293740A (ja) | デジタルデ−タ転送装置 |