JPH01134916A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01134916A
JPH01134916A JP29338587A JP29338587A JPH01134916A JP H01134916 A JPH01134916 A JP H01134916A JP 29338587 A JP29338587 A JP 29338587A JP 29338587 A JP29338587 A JP 29338587A JP H01134916 A JPH01134916 A JP H01134916A
Authority
JP
Japan
Prior art keywords
region
ion implantation
metal film
charge
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29338587A
Other languages
English (en)
Inventor
Yoshiichi Saito
斎藤 由一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Yamagata Ltd
Original Assignee
NEC Yamagata Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Yamagata Ltd filed Critical NEC Yamagata Ltd
Priority to JP29338587A priority Critical patent/JPH01134916A/ja
Publication of JPH01134916A publication Critical patent/JPH01134916A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に不純物イオ
ンの注入方法に関する。
〔従来の技術〕
従来、イオン注入法を用いた半導体装置の製造方法にお
いては、半導体基板のチップ間に設けられるスクライブ
領域上に酸化膜などの絶縁物を下地として残したまま、
その上にイオン注入を選択的に行なうための金属または
フォトレジスト等のマスク膜を覆うように形成し、所定
の領域内にイオン注入する方法が採られている。
〔発明が解決しようとする問題点〕
しかしながら、この従来のイオン注入法を用いた半導体
装置の製造方法では、イオンが注入されるべき領域以外
に打込まれた際、過剰のチャージがどこにも逃げられな
い構造となっており、チャージ・アップの起こりやすい
という欠点がある。
従って、MO3構造の半導体装置では、しばしばゲート
絶縁膜の耐圧劣化や破壊などの好ましがらざる事態が生
じている。
本発明の目的は、上記の問題点に鑑み、半導体基板にチ
ャージ・アップを生じることなきイオン注入工程を備え
た半導体装置の製造方法を提供することである。
、〔問題点を解決するための手段〕 本発明によれば、半導体装置の製造方法は、半導体基板
のスクライブ線領域上の絶縁膜を開孔する工程と、前記
開孔を含むスクライブ線領域上にイオン注入用のマスク
金属膜を被着する工程と、前記イオン注入用のマスク金
属膜を介し基板全面に不純物イオンを注入するイオン注
入工程とを含む。
〔実施例〕
以下図面を参照して本発明の詳細な説明する。
第1図は本発明の一実施例を示すイオン注入の部分工程
図である。本実施例によれば、半導体基板1のスクライ
ブ線領域2上の絶縁膜(図示しない)は開穴され、その
上にイオン注入用マスクの金属膜3が形成され、更に、
イオン注入領域4がパターニングされた後、イオン注入
が実施される。この本実施例によれば、イオン注入され
るべき以外の領域に打込まれたイオンによるチャージは
、金属膜3を通して半導体基板1の裏面全体から地気に
流れ去るので、チャージ・アップ発生の問題点は解決さ
れる。
第2図および第3図はそれぞれ本発明の他の実施例のイ
オン注入の部分工程を示すウェハ平面図およびその断面
図である。本実施例によれば、イオン注入用マスクの金
属膜3はスクライブ線領域2に沿って部分的に切断され
、半導体基板1の機能部から独立せしめられる。また、
イオン注入すべき機能部上のイオン注入用マスクには、
金属膜の他にフォトレジスト膜5が使用される。本実施
例では、機能部上のマスクはフォI・レジストで、絶縁
物であるのに対してスクライブ線領域2上には金属膜3
が存在しイオン注入による過剰なチャージを金属膜3が
優先的に捕獲するので、最も大事な機能部をチャージア
ップから守る効果が大きい。また、機能部のパターンを
フォトレシス1〜で形成できるため微細なパターンを容
易に形成できる利点も併わせ有する。
〔発明の効果〕
以上詳細に説明したように、本発明によれば、スクライ
ブ線領域を電気的に導通させ急金属膜によって被覆し、
イオン注入時の過剰なチャージを速かに基板を通して裏
面から流し去ることができるので、チャージアップによ
る半導体素子の特性の劣化または破壊の問題点が解決さ
れる。従って、歩留の向上に顕著なる効果をあげること
ができる。また、機能部の微細なパターンの加工性を犠
牲とせずにチャージアップを防止することもできるので
、今後ますます要求される半導体装置のint J化に
も充分対応することができ、その製造方法として大きな
効果をあげることが可能である。
【図面の簡単な説明】
第1図は本発明の一実施例を示すイオン注入の部分工程
図、第2図および第3図はそれぞれ本発明の他の実施例
のイオン注入の部分工程を示すウェハ平面図およびその
断面図である。 1・・・半導体基板、2・・・スクライブ線領域、3・
・・イオン注入マスク用金属膜、4・・・イオン注入領
域、5・:・イオン注入用マスク(フォトレジスト)。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板のスクライブ線領域上の絶縁膜を開孔する
    工程と、前記開孔を含むスクライブ線領域上にイオン注
    入用のマスク金属膜を被着する工程と、前記イオン注入
    用のマスク金属膜を介し基板全面に不純物イオンを注入
    するイオン注入工程とを含むことを特徴とする半導体装
    置の製造方法。
JP29338587A 1987-11-19 1987-11-19 半導体装置の製造方法 Pending JPH01134916A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29338587A JPH01134916A (ja) 1987-11-19 1987-11-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29338587A JPH01134916A (ja) 1987-11-19 1987-11-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01134916A true JPH01134916A (ja) 1989-05-26

Family

ID=17794084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29338587A Pending JPH01134916A (ja) 1987-11-19 1987-11-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01134916A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593268A (en) * 1978-12-30 1980-07-15 Fujitsu Ltd Manufacture of semiconductor device
JPS5775424A (en) * 1980-10-29 1982-05-12 Nec Corp Ion implantation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5593268A (en) * 1978-12-30 1980-07-15 Fujitsu Ltd Manufacture of semiconductor device
JPS5775424A (en) * 1980-10-29 1982-05-12 Nec Corp Ion implantation

Similar Documents

Publication Publication Date Title
US4149307A (en) Process for fabricating insulated-gate field-effect transistors with self-aligned contacts
US5998282A (en) Method of reducing charging damage to integrated circuits in ion implant and plasma-based integrated circuit process equipment
US4159561A (en) Method of making a substrate contact for an integrated circuit
US6479337B2 (en) Semiconductor device including a charge-dispersing region and fabricating method thereof
JPS6175544A (ja) 半導体装置の製法
US4397076A (en) Method for making low leakage polycrystalline silicon-to-substrate contacts
US4076558A (en) Method of high current ion implantation and charge reduction by simultaneous kerf implant
JPH05304154A (ja) 半導体装置
US7187056B2 (en) Radiation hardened bipolar junction transistor
JPH05102403A (ja) 半導体装置の製造方法
JPH0491422A (ja) 半導体装置の製造方法
US5290713A (en) Process of manufacturing a semiconductor device by using a photoresist mask which does not encircle an area of implanted ions
JPS60160168A (ja) Mos型半導体装置の製造方法
JP3119480B2 (ja) 半導体装置の製造方法
KR100732744B1 (ko) 반도체장치의 트랜지스터 제조방법
JPS6312390B2 (ja)
JPH03104215A (ja) 半導体装置の製造方法
JPH0364913A (ja) 半導体装置の製造方法
JPH10163490A (ja) トランジスタの製造方法
JPH02295113A (ja) 半導体装置の製造方法
JPH0927618A (ja) Mos型半導体装置の製造方法
JPS63175476A (ja) 半導体装置及びその製造方法
JPH04363019A (ja) 半導体装置の製造方法
JPH05182976A (ja) 半導体装置の製造方法
JPH02105518A (ja) 半導体集積回路装置の製造方法