JPH01137841A - 路車間の情報通信装置のデータ処理手順 - Google Patents
路車間の情報通信装置のデータ処理手順Info
- Publication number
- JPH01137841A JPH01137841A JP29525687A JP29525687A JPH01137841A JP H01137841 A JPH01137841 A JP H01137841A JP 29525687 A JP29525687 A JP 29525687A JP 29525687 A JP29525687 A JP 29525687A JP H01137841 A JPH01137841 A JP H01137841A
- Authority
- JP
- Japan
- Prior art keywords
- information
- data
- road
- information communication
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Traffic Control Systems (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明の路車間の情報通信装置に係り、特に限られた回
数の受信情報のデータ変換処理に好適なデータ処理手段
に関する。
数の受信情報のデータ変換処理に好適なデータ処理手段
に関する。
従来の装置は、例えば、特開昭６１−２３０５３２に記
載のように通信のＨＤＬＣ規格に対応させるためＮＭＯ
８の専用ＬＳＩを用いていた。しかし、このＬＳＩは、
高価でかつ消費電力が比較的大きいものであった。
載のように通信のＨＤＬＣ規格に対応させるためＮＭＯ
８の専用ＬＳＩを用いていた。しかし、このＬＳＩは、
高価でかつ消費電力が比較的大きいものであった。
上記従来技術は受信装置の省力化の点について配慮がさ
れておらず、高コスト、高消費電力の問題があった′。
れておらず、高コスト、高消費電力の問題があった′。
本発明の目的は専用ＬＳＩを使用せずに、マイクロコン
ピュータのソフトウェアで安定した情報受信をすること
にある。しかし、ソフト処理することにより受信開始か
らデータのチエツク終了まで処理時間がかかり、データ
にエラーが検出された時には、情報通信エリアを通過し
ていることが考えられる。
ピュータのソフトウェアで安定した情報受信をすること
にある。しかし、ソフト処理することにより受信開始か
らデータのチエツク終了まで処理時間がかかり、データ
にエラーが検出された時には、情報通信エリアを通過し
ていることが考えられる。
上記目的は、情報受信エリアではできるだけ多くの回数
を記憶し、その後、データ変換処理を行ない、データエ
ラーが検出されれば別の記憶データにより同様処理を行
なって、正常データの取り逃しのない様にすることによ
り、達成される。
を記憶し、その後、データ変換処理を行ない、データエ
ラーが検出されれば別の記憶データにより同様処理を行
なって、正常データの取り逃しのない様にすることによ
り、達成される。
情報受信エリアを通過時はメモリ容量の許す限りデータ
を記憶するように動作する。データの変換は受信エリア
通過後もしくはメモリがいっばいになった時より行なう
。それによって、受信データは、複数個記憶されるよう
になるので、データの１つに誤りが検出されても、他の
データを引用することができるようになるので、１つの
データが誤っていたことが判った時次の情報が得られな
い様なことがない。
を記憶するように動作する。データの変換は受信エリア
通過後もしくはメモリがいっばいになった時より行なう
。それによって、受信データは、複数個記憶されるよう
になるので、データの１つに誤りが検出されても、他の
データを引用することができるようになるので、１つの
データが誤っていたことが判った時次の情報が得られな
い様なことがない。
以下、本発明の一実施例を第１図により説明する。
路上に設けられた送信装置１より連続的に情報が繰り返
し送信され、受信エリア５内を通過する車両１０のアン
テナ３と受信装置４により伝達される。第２図は送受信
の情報フレームと受信側の処理を示す。繰り返し送信さ
れる情報２０のフレームに対し、非同期で受信が開始さ
れ、その中でフレームとして成立する情報２１が得られ
る。従来の受信側処理は、ＨＤＬＣ規格のＬＳＩと同様
に、１フレームの情報２１を受信処理２２ａにより受信
しその後ゼロデリートなどのＨＤＬＣ規格のデータ変換
２３ａを行ない、ＣＲＣコードを生成しエラーチエツク
２４ａを行なう。しかし、以上をソフトウェアにより実
行するため、その処理時間によりエラーチエツク２４ａ
でエラーが発生した場合に、本受信機が通信エリアから
ぬけていると、その後対応が出来なくなる。本発明は、
得られる限りの情報は２２ｂ、２２ｃの受信処理により
メモリ記録し、メモリがＦＵＬＬになるか又は受信エリ
ア５を通過後にデータ変換２３ｂとエラーチエツク２４
ｂの処理を開始する。第３図に受信側の処理フローを示
す。受信エリア５到達前は受信信号有３２の判定により
受信待ちのアイドル状態となる。データが一旦受信され
ると、そのデータの記録３３が行なわれ、受信信号有３
４とメモリＦＵＬＬ３５の判定により、受信信号が無く
なるか又はメモリがＦＵＬＬになるまでデータ記録３３
が繰り返される。その後記録したデータに対しゼロデリ
ートのＨＤＬＣ規格のデータ変換３６及びＣＲＣコード
によるエラーチエツク３７を行ない、情報に誤り３８が
あれば次フレームのデータ３９を示し同様の処理を繰り
返す。誤りが無ければ終了となる。
し送信され、受信エリア５内を通過する車両１０のアン
テナ３と受信装置４により伝達される。第２図は送受信
の情報フレームと受信側の処理を示す。繰り返し送信さ
れる情報２０のフレームに対し、非同期で受信が開始さ
れ、その中でフレームとして成立する情報２１が得られ
る。従来の受信側処理は、ＨＤＬＣ規格のＬＳＩと同様
に、１フレームの情報２１を受信処理２２ａにより受信
しその後ゼロデリートなどのＨＤＬＣ規格のデータ変換
２３ａを行ない、ＣＲＣコードを生成しエラーチエツク
２４ａを行なう。しかし、以上をソフトウェアにより実
行するため、その処理時間によりエラーチエツク２４ａ
でエラーが発生した場合に、本受信機が通信エリアから
ぬけていると、その後対応が出来なくなる。本発明は、
得られる限りの情報は２２ｂ、２２ｃの受信処理により
メモリ記録し、メモリがＦＵＬＬになるか又は受信エリ
ア５を通過後にデータ変換２３ｂとエラーチエツク２４
ｂの処理を開始する。第３図に受信側の処理フローを示
す。受信エリア５到達前は受信信号有３２の判定により
受信待ちのアイドル状態となる。データが一旦受信され
ると、そのデータの記録３３が行なわれ、受信信号有３
４とメモリＦＵＬＬ３５の判定により、受信信号が無く
なるか又はメモリがＦＵＬＬになるまでデータ記録３３
が繰り返される。その後記録したデータに対しゼロデリ
ートのＨＤＬＣ規格のデータ変換３６及びＣＲＣコード
によるエラーチエツク３７を行ない、情報に誤り３８が
あれば次フレームのデータ３９を示し同様の処理を繰り
返す。誤りが無ければ終了となる。
本実施例によれば、限られた回数受信されたフレームデ
ータに対しエラーが発見されなくなるまで情報のエラー
チエツクを繰り返すため、データ変換やエラーチエツク
の処理時間遅れによる、ソフトウェア上の問題を回避す
る効果がある。
ータに対しエラーが発見されなくなるまで情報のエラー
チエツクを繰り返すため、データ変換やエラーチエツク
の処理時間遅れによる、ソフトウェア上の問題を回避す
る効果がある。
本発明によれば、ＨＤＬＣ規格の専用ＬＳＩを使用せず
に、受信エリア内を通過した時得られた情報を確実にエ
ラーチエツクすることができるので専用ＬＳＩを廃止で
き、これに伴い低コスト化。
に、受信エリア内を通過した時得られた情報を確実にエ
ラーチエツクすることができるので専用ＬＳＩを廃止で
き、これに伴い低コスト化。
低消費電力化を図れる効果がある。
第１図は本発明の一実施例の路車間情報通信装置のシス
テム図、第２図は情報の送受信フレームと受信側処理順
序を示す図、第３図は受信側の情報処理フロー図である
。 １・・・送信装置、３・・・受信アンテナ、４・・・受
信装置、１０・・・車両、２０・・・送側情報フレーム
、２９・・・受信エリア到達前処理、３０・・・受信エ
リア通過中処理、３１・・・受信エリア通過後処理。
テム図、第２図は情報の送受信フレームと受信側処理順
序を示す図、第３図は受信側の情報処理フロー図である
。 １・・・送信装置、３・・・受信アンテナ、４・・・受
信装置、１０・・・車両、２０・・・送側情報フレーム
、２９・・・受信エリア到達前処理、３０・・・受信エ
リア通過中処理、３１・・・受信エリア通過後処理。
Claims (1)
- １、走行する車両と路側に設けられた情報送信装置と車
載された情報受信装置より成る情報通信装置において、
繰り返し送信される情報を数多く記憶することを特徴す
る路車間の情報通信装置のデータ処理手順。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29525687A JPH01137841A (ja) | 1987-11-25 | 1987-11-25 | 路車間の情報通信装置のデータ処理手順 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29525687A JPH01137841A (ja) | 1987-11-25 | 1987-11-25 | 路車間の情報通信装置のデータ処理手順 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01137841A true JPH01137841A (ja) | 1989-05-30 |
Family
ID=17818234
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29525687A Pending JPH01137841A (ja) | 1987-11-25 | 1987-11-25 | 路車間の情報通信装置のデータ処理手順 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01137841A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291782A (ja) * | 1993-03-31 | 1994-10-18 | Sanyo Electric Co Ltd | Ｆｍ多重放送受信機のメモリ制御回路 |
-
1987
- 1987-11-25 JP JP29525687A patent/JPH01137841A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291782A (ja) * | 1993-03-31 | 1994-10-18 | Sanyo Electric Co Ltd | Ｆｍ多重放送受信機のメモリ制御回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247163A (en) | IC card having a monitor timer and a reset signal discrimination circuit | |
| KR880010366A (ko) | 통신제어용 마이크로 컴퓨터 | |
| US5228129A (en) | Synchronous communication interface for reducing the effect of data processor latency | |
| JPH01137841A (ja) | 路車間の情報通信装置のデータ処理手順 | |
| US5398240A (en) | Multiplex transmission apparatus and multiplex transmission method | |
| JP2616398B2 (ja) | コマンド実行装置 | |
| JP2690284B2 (ja) | データ信号の誤り訂正方法 | |
| JPS61123244A (ja) | デ−タ通信処理装置 | |
| JPS648864B2 (ja) | ||
| KR940002722A (ko) | 2개의 cpu로 구성된 시스템에서의 cpu간 데이타 전송 및 동기화방법 | |
| JPS619743A (ja) | ロギング制御方法 | |
| JPH0234518B2 (ja) | ||
| US7574543B2 (en) | Method for operating a processor bus | |
| KR100308146B1 (ko) | 음성인식시스템의메시지처리방법 | |
| JPS6247020B2 (ja) | ||
| JPH01109837A (ja) | フレーム受信用ｆｉｆｏ装置 | |
| JPH0421149A (ja) | Ｄｍａデータ伝送装置 | |
| JPH03163654A (ja) | データ通信方式 | |
| JPS6482164A (en) | Communication system | |
| JPS581235A (ja) | 通信バスデ−タ転送方式 | |
| JPS63260235A (ja) | 送信制御方式 | |
| JPS6422142A (en) | Packet transfer processing system | |
| JPH0359752A (ja) | 接続制御装置 | |
| JPH0693226B2 (ja) | 割込報告側装置 | |
| JPH0496455A (ja) | 通信プロトコル処理装置の折返し試験方式 |