JPH01140646A - 電極形成方法 - Google Patents
電極形成方法Info
- Publication number
- JPH01140646A JPH01140646A JP62297516A JP29751687A JPH01140646A JP H01140646 A JPH01140646 A JP H01140646A JP 62297516 A JP62297516 A JP 62297516A JP 29751687 A JP29751687 A JP 29751687A JP H01140646 A JPH01140646 A JP H01140646A
- Authority
- JP
- Japan
- Prior art keywords
- bumps
- solder
- film
- wafer
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電極の形成方法に関し、特に、半導体ウェハに
おけるバンプの形成技術に関する。
おけるバンプの形成技術に関する。
半導体チップは、その機能をはたすために、外部との接
続用の接続端子（電極）をもつ。
続用の接続端子（電極）をもつ。
その接続端子の一形態に突起状の電極をもたせてなるも
のがあり、半田（Ｓｎ−Ｐｂ）を用いて半球状のバンプ
（突起電極）を、バリヤ金属（Ｃｒ−Ｃｕ −Ａ ｕ等
）を介して、ｋｌ内部電極配線のパッド上に形成してな
る、いわゆるＣＣＢ（コンドロールド・コラップス・リ
フローチップボンディング）方式による接続端子がよく
知られている。
のがあり、半田（Ｓｎ−Ｐｂ）を用いて半球状のバンプ
（突起電極）を、バリヤ金属（Ｃｒ−Ｃｕ −Ａ ｕ等
）を介して、ｋｌ内部電極配線のパッド上に形成してな
る、いわゆるＣＣＢ（コンドロールド・コラップス・リ
フローチップボンディング）方式による接続端子がよく
知られている。
従来、この半田バンプの形成は、一般に、内部配線を形
成したウェハにパツシベーシヨン膜を被覆し、ホトレジ
スト技術で電極用窓をあけ、次いで、バリヤ金属（Ｃｒ
−Ｃｕ−Ａｕ ）を形成し、その上に半田バンプを蒸着
により形成する１、従来、この半田バンプの蒸着による
形成は、例えば次のようにして行われていた。すなわち
、適宜の穴径をもつメタルマスクをウェハに密着させて
、全面に半田を蒸着し、メタルマスクを取り除くと、穴
の開いた部分のみの半田がウニ・・上に残り、これが半
田パンクとなる。また、フィルムレジストをウェハ上に
貼り、同様に穴をあけ、同様にして半田バンプを形成す
る場合もある。
成したウェハにパツシベーシヨン膜を被覆し、ホトレジ
スト技術で電極用窓をあけ、次いで、バリヤ金属（Ｃｒ
−Ｃｕ−Ａｕ ）を形成し、その上に半田バンプを蒸着
により形成する１、従来、この半田バンプの蒸着による
形成は、例えば次のようにして行われていた。すなわち
、適宜の穴径をもつメタルマスクをウェハに密着させて
、全面に半田を蒸着し、メタルマスクを取り除くと、穴
の開いた部分のみの半田がウニ・・上に残り、これが半
田パンクとなる。また、フィルムレジストをウェハ上に
貼り、同様に穴をあけ、同様にして半田バンプを形成す
る場合もある。
なお、当該バンプについて述べた文献の例としては、Ｍ
ｃＧｒａｗ−ＨｉＩＩ社１９７５年コピーライト 「Ｂ
ＡｓＩｃ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ
ＥＮＧＩＮＥＥＲＩＮＧＪ ｐ １０４〜１０７が挙げ
られる。
ｃＧｒａｗ−ＨｉＩＩ社１９７５年コピーライト 「Ｂ
ＡｓＩｃ ＩＮＴＥＧＲＡＴＥＤ ＣＩＲＣＵＩＴ
ＥＮＧＩＮＥＥＲＩＮＧＪ ｐ １０４〜１０７が挙げ
られる。
しかるに、このような従来のバンプ形成方法では、その
半田バンプの形状は、マスクの穴径に大きく依存してお
り、そのため、マスクにおける穴径の精度を高い水準に
保持する必要があり、ともすれば、マスクの穴径により
、バンプの大きさ（形状）にバラツキを生じさせ、それ
が信頼性の面にも影響を与えることになっていた。
半田バンプの形状は、マスクの穴径に大きく依存してお
り、そのため、マスクにおける穴径の精度を高い水準に
保持する必要があり、ともすれば、マスクの穴径により
、バンプの大きさ（形状）にバラツキを生じさせ、それ
が信頼性の面にも影響を与えることになっていた。
また、従来技術では、マスクの穴はそのバンプ形成のた
めにはやや斜めに形成する必要があり、そのためにバン
プ間隔に制限を生じ、高密度実装のために多数のバンプ
を形成するという面で支障が出てきている。
めにはやや斜めに形成する必要があり、そのためにバン
プ間隔に制限を生じ、高密度実装のために多数のバンプ
を形成するという面で支障が出てきている。
さらに、従来技術ではメタルマスクもしくはフィルムレ
ジスト上から半田を蒸着し、電極形成部分のみ穴を通し
てウエノ・上に半田バンプを形成していた。その為、ウ
ェハ上に蒸着した半田膜のうち、穴を通してウエノ・上
に至り達した半田以外は、メタルマスクもしくはフィル
ムレジストを取り除く際に捨てていた。
ジスト上から半田を蒸着し、電極形成部分のみ穴を通し
てウエノ・上に半田バンプを形成していた。その為、ウ
ェハ上に蒸着した半田膜のうち、穴を通してウエノ・上
に至り達した半田以外は、メタルマスクもしくはフィル
ムレジストを取り除く際に捨てていた。
本発明はバンプの大きさや形状にバラツキが少なく、信
頼性を向上させることのできる技術を提供することを目
的とする。
頼性を向上させることのできる技術を提供することを目
的とする。
本発明は、また、バンプ間隔を小さくして、高密度にパ
ンダを形成できる技術を提供することを目的とする。
ンダを形成できる技術を提供することを目的とする。
本発明は、さらに、マスクの使用を不要とし、半田膜を
薄くしても従来と同体積の半田バンプを形成できる技術
を提供することを目的とする。
薄くしても従来と同体積の半田バンプを形成できる技術
を提供することを目的とする。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
本発明では、ウエノ・全面にバンプ形成用の金属膜を被
着させ、これをレザー光などの光により分割して切断し
、次いで、加熱工程を通して、個々に切断された金属膜
部分からバンプを形成するようにした。
着させ、これをレザー光などの光により分割して切断し
、次いで、加熱工程を通して、個々に切断された金属膜
部分からバンプを形成するようにした。
〔作用］
本発明では上記のように、ウェハ表面全面に均一に蒸着
された金属膜を、レザー光などの光により分割してバン
プにするため、バンプ間の形状にバラツキがなくなり、
信頼性が向上し、また、マスクを使用しないため、バン
プ間隔を小さくでき、高密度にバングを形成することが
でき、さらに、従来のごとくマスクの穴を通してウエノ
・上に到達した半田以外は当該マスクなどを取り除く際
に捨ててしまうという方式でないので、材料の無駄がな
くなり、かつ、その金属膜は薄くしても結果として従来
バンプと同体積のバンプを形成できる。
された金属膜を、レザー光などの光により分割してバン
プにするため、バンプ間の形状にバラツキがなくなり、
信頼性が向上し、また、マスクを使用しないため、バン
プ間隔を小さくでき、高密度にバングを形成することが
でき、さらに、従来のごとくマスクの穴を通してウエノ
・上に到達した半田以外は当該マスクなどを取り除く際
に捨ててしまうという方式でないので、材料の無駄がな
くなり、かつ、その金属膜は薄くしても結果として従来
バンプと同体積のバンプを形成できる。
次に、本発明を図面に示す実施例に基づいて説明する。
第２図に示すように、ウエノ・１０表面に電極下地金属
層２を形成しておく。電極として信号および電源ライン
となる部分には、ウエノ＼１表面を被覆している例えば
Ｓｉｎ、膜よりなるパッシベーション膜３にホトレジス
ト技術により電極用窓４をあけ、Ａｌ内部電極配線５の
パッド部上に、例えばＣｒ −Ｃｕ −Ａ ｕよりなる
多層金属よりなるバリヤ金属層６を形成しておく。前記
ダミーバンプ用電極下地金属層２は当該バッジベージ目
ン膜３上に形成する。これら電極下地金属層２やバリヤ
金属層６は、次に述べる半田膜との接着用金属や拡散バ
リヤ用金属などとして働く。
層２を形成しておく。電極として信号および電源ライン
となる部分には、ウエノ＼１表面を被覆している例えば
Ｓｉｎ、膜よりなるパッシベーション膜３にホトレジス
ト技術により電極用窓４をあけ、Ａｌ内部電極配線５の
パッド部上に、例えばＣｒ −Ｃｕ −Ａ ｕよりなる
多層金属よりなるバリヤ金属層６を形成しておく。前記
ダミーバンプ用電極下地金属層２は当該バッジベージ目
ン膜３上に形成する。これら電極下地金属層２やバリヤ
金属層６は、次に述べる半田膜との接着用金属や拡散バ
リヤ用金属などとして働く。
次に、第３図に示すように、ウェハ１表面全面に半田膜
７を被着させる。
７を被着させる。
当該半田膜７は例えば蒸着により形成される。
スパッタリング法や電解法などによってもよい。
次に、第４図および第６図に示すように、上記半田膜７
に縦横方向に切断線８を入れ、複数の区画された部分９
に切断する。
に縦横方向に切断線８を入れ、複数の区画された部分９
に切断する。
当該切断工程の一例は、第１図に示す通りで、レーザ１
０からの光１１を反射鏡１２により反射させて、ウェハ
１の表面全面に被着された半田膜７に当て、当該光１１
を縦方向、横方向に移動させて、当該半田膜７に適宜間
隔の切断線８を入れ、複数の区画された部分９を゛設け
る。
０からの光１１を反射鏡１２により反射させて、ウェハ
１の表面全面に被着された半田膜７に当て、当該光１１
を縦方向、横方向に移動させて、当該半田膜７に適宜間
隔の切断線８を入れ、複数の区画された部分９を゛設け
る。
次に、当該ウェハ１を加熱炉に入れ、加熱する。
第５図および第７図に示すように、当該区画された金属
膜部分９が、個々に、加熱により、電極下地金属層２や
バリヤ金属６上に集まり、バンプ１３を形成する。
膜部分９が、個々に、加熱により、電極下地金属層２や
バリヤ金属６上に集まり、バンプ１３を形成する。
第９図は当該バンプ１３を有する、ウェハ１切断による
フリップチップ１４の斜視図で、当該チップ１４のバン
プ１３を接続端子としてプリント配線基板（図示せず）
などの実装用基板に実装することができる。
フリップチップ１４の斜視図で、当該チップ１４のバン
プ１３を接続端子としてプリント配線基板（図示せず）
などの実装用基板に実装することができる。
第８図は当該チップ１４の一部断面図で、同図にて、１
５はデバイス、１６は熱酸化膜などよりなる絶縁膜、３
はパッシベーション膜（デバイス表面保護膜）、５は前
述した内部電極配線、６は前述したバリヤ金属で、６Ａ
はＣｒ層、６ＢはＣｕ層、６ＣはＡｕ層、１３は上記半
田バンプである。
５はデバイス、１６は熱酸化膜などよりなる絶縁膜、３
はパッシベーション膜（デバイス表面保護膜）、５は前
述した内部電極配線、６は前述したバリヤ金属で、６Ａ
はＣｒ層、６ＢはＣｕ層、６ＣはＡｕ層、１３は上記半
田バンプである。
当該チップ１４は、例えばシリコン単結晶基板から成り
、周知の技術によってこのチップ内には多数の回路素子
が形成され、１つの回路機能が与えられている。回路素
子の具体例は、例えばＭＯＳトランジスタから成り、こ
れらの回路素子によって、例えば論理回路およびメモリ
の回路機能が形成されている。
、周知の技術によってこのチップ内には多数の回路素子
が形成され、１つの回路機能が与えられている。回路素
子の具体例は、例えばＭＯＳトランジスタから成り、こ
れらの回路素子によって、例えば論理回路およびメモリ
の回路機能が形成されている。
本発明によれば、上記のようにウェハ１の表面全面に半
田膜７を被着させ、次いで、当該半田膜７をレザー光１
１により分割切断した後に、これを加熱して半田バンプ
１３を形成する方法であるため、穴のあいたメタルマス
クを必要とせず、その為、バンプ１３間の形状のバラツ
キが少なくなり、バンプ１３の信頼性が向上し、また、
各バンプ１３の間隔を小さくでき、高密度のバング１３
の形成が可能で、さらに、従来のごとくマスクの穴を通
してウェハ１上に到達した半田以外は当該マスクを取り
除く際に捨ててしまうということがなく、材料に無駄が
なく、当該半田膜７を薄くしても従来バンプと同体積の
バンプ１３を得ることができた。レジストを塗布し、穴
をあける場合と対比しても同様の効果がある。
田膜７を被着させ、次いで、当該半田膜７をレザー光１
１により分割切断した後に、これを加熱して半田バンプ
１３を形成する方法であるため、穴のあいたメタルマス
クを必要とせず、その為、バンプ１３間の形状のバラツ
キが少なくなり、バンプ１３の信頼性が向上し、また、
各バンプ１３の間隔を小さくでき、高密度のバング１３
の形成が可能で、さらに、従来のごとくマスクの穴を通
してウェハ１上に到達した半田以外は当該マスクを取り
除く際に捨ててしまうということがなく、材料に無駄が
なく、当該半田膜７を薄くしても従来バンプと同体積の
バンプ１３を得ることができた。レジストを塗布し、穴
をあける場合と対比しても同様の効果がある。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
本発明はフリップチップにおけるバンプの形成の他、テ
ープキャリアにおけるＡｕバンプの形成などにも応用す
ることができる。
ープキャリアにおけるＡｕバンプの形成などにも応用す
ることができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
て得られる効果を簡単に説明すれば、下記のとうりであ
る。
本発明によればバンプの大きさや形状にバラツキが少な
く、その信頼性を向上させることができ、また、バンプ
間隔を小さくして高密度にバンプを形成でき、さらに、
マスクの使用やそのウェハとのパターン合せを不要とし
、かつ、半田膜を薄くすることができ、工程を簡略し、
コストを低減させることができた。
く、その信頼性を向上させることができ、また、バンプ
間隔を小さくして高密度にバンプを形成でき、さらに、
マスクの使用やそのウェハとのパターン合せを不要とし
、かつ、半田膜を薄くすることができ、工程を簡略し、
コストを低減させることができた。
図面は本発明の実施例を示し、
第１図はレーザ光による半田膜切断の模様を説明する説
明図、 第２図〜第５図は、それぞれ、本発明の実施例工程を示
す断面図、 第６図および第７図は同平面図、 第８図はフリップチップの要部断面図、第９図はフリッ
プチップの斜視図である。 １・・・ウェハ、２・・・電極下地金属層、３・・・パ
ッシベーション膜、４・・・電極用窓、訃・・内部電極
配線、６・・・バリヤ金属層、７・・・半田膜、８・・
・切断線、９・・・区画された部分、１０・・・レーザ
、１１・・・光、１２代理人 弁理士 小 川 勝
男 −′￥ ７日 案 Ｚ 回 δ 閉３図 闇４ 藺 蒲 ６ 已 ■日■■■■「 ■−−−−■「 −一一慟一伽＋−一
明図、 第２図〜第５図は、それぞれ、本発明の実施例工程を示
す断面図、 第６図および第７図は同平面図、 第８図はフリップチップの要部断面図、第９図はフリッ
プチップの斜視図である。 １・・・ウェハ、２・・・電極下地金属層、３・・・パ
ッシベーション膜、４・・・電極用窓、訃・・内部電極
配線、６・・・バリヤ金属層、７・・・半田膜、８・・
・切断線、９・・・区画された部分、１０・・・レーザ
、１１・・・光、１２代理人 弁理士 小 川 勝
男 −′￥ ７日 案 Ｚ 回 δ 閉３図 闇４ 藺 蒲 ６ 已 ■日■■■■「 ■−−−−■「 −一一慟一伽＋−一
Claims (1)
- 【特許請求の範囲】 １、内部配線を形成し、電極用窓を有する半導体ウェハ
表面の全面に突起状電極形成用金属膜を被着させ、次い
で、レザー光などの光により当該金属膜を複数の区画さ
れた部分に切断後、加熱して、当該個々に区画された部
分を以って前記半導体ウェハ表面に多数の突起状電極を
形成することを特徴とするウェハにおける突起状電極の
形成方法。 ２、金属膜が、半田膜であり、半田の蒸着により形成し
て成る、特許請求の範囲第１項記載の電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62297516A JPH01140646A (ja) | 1987-11-27 | 1987-11-27 | 電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62297516A JPH01140646A (ja) | 1987-11-27 | 1987-11-27 | 電極形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01140646A true JPH01140646A (ja) | 1989-06-01 |
Family
ID=17847530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62297516A Pending JPH01140646A (ja) | 1987-11-27 | 1987-11-27 | 電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01140646A (ja) |
-
1987
- 1987-11-27 JP JP62297516A patent/JPH01140646A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01214141A (ja) | フリップチップ型半導体装置 | |
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| KR20050039230A (ko) | 초박형 플립칩 패키지의 제조방법 | |
| JPH0322437A (ja) | 半導体装置の製造方法 | |
| US7205181B1 (en) | Method of forming hermetic wafer scale integrated circuit structure | |
| US5946597A (en) | Semiconductor chip mounting method | |
| US4754912A (en) | Controlled collapse thermocompression gang bonding | |
| JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPH0357617B2 (ja) | ||
| JP2836027B2 (ja) | 半田バンプの形成方法 | |
| JPS5817630A (ja) | 集回路用のテ−プ自動ボンデイング | |
| JPS61214444A (ja) | 半導体装置 | |
| JPH04263462A (ja) | 半導体装置及びその製造方法 | |
| JPH01140646A (ja) | 電極形成方法 | |
| JP3173488B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR100584003B1 (ko) | 적층 칩 패키지의 제조 방법 | |
| JPS58157147A (ja) | 混成集積回路基板 | |
| KR20000042665A (ko) | 칩 사이즈 패키지 및 그의 제조 방법 | |
| JPH0224376B2 (ja) | ||
| JPS60219741A (ja) | 半導体装置の製造方法 | |
| JPS61225839A (ja) | バンプ電極の形成方法 | |
| JPH02133937A (ja) | Ｉｃのベアチップ実装方法 | |
| JP2700004B2 (ja) | 半導体装置の製造方法 | |
| JPH02234449A (ja) | 半導体装置 | |
| JPH04250628A (ja) | 半導体装置の製造方法 |