JPH01145754A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH01145754A JPH01145754A JP30405987A JP30405987A JPH01145754A JP H01145754 A JPH01145754 A JP H01145754A JP 30405987 A JP30405987 A JP 30405987A JP 30405987 A JP30405987 A JP 30405987A JP H01145754 A JPH01145754 A JP H01145754A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- data
- address
- data transfer
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は、コンピュータシステムのデータ転送方式に関
し、特に、パスラインの数を増加することなく、データ
バスを拡張することが可能なデータ転送方式に関する。
し、特に、パスラインの数を増加することなく、データ
バスを拡張することが可能なデータ転送方式に関する。
従来技術
一般にコンピュータシステムでは、メモリ間で大量のデ
ータを転送する場合、ダイレフ１へ・メモリ・アクセス
・コントローラ（以下ＤＭＡＣと略す）により、中央処
理装置（以下ＣＰＵと略す）を介さず、直接にシステム
バスを用いてデータ転送を行う。
ータを転送する場合、ダイレフ１へ・メモリ・アクセス
・コントローラ（以下ＤＭＡＣと略す）により、中央処
理装置（以下ＣＰＵと略す）を介さず、直接にシステム
バスを用いてデータ転送を行う。
例えば、第６図のようにメモリ（ＭＥＭＯＲＹ）６１、
ＤＭＡＣ６２、ＣＰＵ６３等のモジュールがシステムバ
スにより結合されたコンピュータシステムでは、システ
ムバスを用いたデータ転送方式としてアドレス−データ
バス分離方式とアドレス−データバス多重方式が知られ
ている。
ＤＭＡＣ６２、ＣＰＵ６３等のモジュールがシステムバ
スにより結合されたコンピュータシステムでは、システ
ムバスを用いたデータ転送方式としてアドレス−データ
バス分離方式とアドレス−データバス多重方式が知られ
ている。
このアドレス−データバス分離方式は第４図のように、
アドレスバス用およびデータバス用のパスライン上にス
トローブ信号（Ｓｔｒｏｂｅ）により、アドレス信号（
ＡＤ）およびデータ信号（Ｄａｔａ）を同時に転送する
。このため、データ転送速度が大きい。
アドレスバス用およびデータバス用のパスライン上にス
トローブ信号（Ｓｔｒｏｂｅ）により、アドレス信号（
ＡＤ）およびデータ信号（Ｄａｔａ）を同時に転送する
。このため、データ転送速度が大きい。
しかし、この方法ではパスライン数が多くなり、近年の
アドレスバスおよびデータバスの拡張傾向からみて問題
がある。
アドレスバスおよびデータバスの拡張傾向からみて問題
がある。
また、アドレス−データバス多重方式は第５図のように
、同じパスライン上でアドレスとデータを交互に転送す
る。このため、パスライン数を少くすることができる。
、同じパスライン上でアドレスとデータを交互に転送す
る。このため、パスライン数を少くすることができる。
しかし、この方法ではアドレスとデータを同時に出力で
きないため、同じデータバス幅を持つアドレス−データ
バス分離方式のバスと比較して、データ転送速度が劣る
という問題がある。
きないため、同じデータバス幅を持つアドレス−データ
バス分離方式のバスと比較して、データ転送速度が劣る
という問題がある。
さらに、連続アドレスへデータ転送を行う方法としては
、第３図のように、連続アドレスアクセス時に、佐原ア
ドレスのみをスレーブに通知し、その後、スレーブ側で
アドレスをカウントアツプすることが提案されている。
、第３図のように、連続アドレスアクセス時に、佐原ア
ドレスのみをスレーブに通知し、その後、スレーブ側で
アドレスをカウントアツプすることが提案されている。
しかし、この方法では、パスラインを有効に利用する点
については配慮がなされていない。
については配慮がなされていない。
目 的
本発明の目的は、このような問題点を改善し、データラ
イン数を増加することなく、データバス幅を拡張してシ
ステムバス上の転送速度を向上することが可能なデータ
転送方式を提供することにある。− 構 成 上記目的を達成するため、本発明のデータ転送方式は、
Ｄ Ｍ Ａ機能を有するモジュールがＣＰＵやメモリ等
のモジュールとともにシステムバスにより結合されたコ
ンピュータシステムのデータ転送方式において、上記Ｄ
ＭＡ機能を有するモジュールにはシステムデータバス幅
に等しい複数のデータバッファを備え、システムバスを
用いてスレーブに対する連続アドレスアクセスを行う場
合、先頭アドレスのみをスレーブに通知した後、システ
ムアドレスバスをシステムデータバスに転用し、それら
のデータバッファを介して、システムデータバスおよび
システムアドレスバスの両方によりデータ転送を行うこ
とに特徴がある。
イン数を増加することなく、データバス幅を拡張してシ
ステムバス上の転送速度を向上することが可能なデータ
転送方式を提供することにある。− 構 成 上記目的を達成するため、本発明のデータ転送方式は、
Ｄ Ｍ Ａ機能を有するモジュールがＣＰＵやメモリ等
のモジュールとともにシステムバスにより結合されたコ
ンピュータシステムのデータ転送方式において、上記Ｄ
ＭＡ機能を有するモジュールにはシステムデータバス幅
に等しい複数のデータバッファを備え、システムバスを
用いてスレーブに対する連続アドレスアクセスを行う場
合、先頭アドレスのみをスレーブに通知した後、システ
ムアドレスバスをシステムデータバスに転用し、それら
のデータバッファを介して、システムデータバスおよび
システムアドレスバスの両方によりデータ転送を行うこ
とに特徴がある。
以下１本発明の一実施例を図面により説明する。
第１図は、本発明の一実施例における連続アドレスへの
データ転送を示すタイミングチャート。
データ転送を示すタイミングチャート。
第２図は本発明の一実施例のコンピュータシステムにお
けるＤＭＡ機能を有するボードの構成図である。
けるＤＭＡ機能を有するボードの構成図である。
本実施例のコンピュータシステムにおけるＤＭＡ機能を
有するボードは、第２図のようにメモリ（ＭＥＭＯＲＹ
）２１、ＤＭＡＣ２２、ＣＰＵ２３、データバッファＡ
２４、データバッファＢ２５、アドレスラッチ２６、お
よびローカルバス（ローカルデータバス、ローカルアド
レスバス）を備え、他のメモリ等のモジュール（図示せ
ず）とともにシステムバス２７により結合されている。
有するボードは、第２図のようにメモリ（ＭＥＭＯＲＹ
）２１、ＤＭＡＣ２２、ＣＰＵ２３、データバッファＡ
２４、データバッファＢ２５、アドレスラッチ２６、お
よびローカルバス（ローカルデータバス、ローカルアド
レスバス）を備え、他のメモリ等のモジュール（図示せ
ず）とともにシステムバス２７により結合されている。
また、ローカルバスは３２ビツトであり、システムデー
タバスは１６ビツト（ＤＭＡ時は３２ビツト）である。
タバスは１６ビツト（ＤＭＡ時は３２ビツト）である。
また、第１図のように、連続アドレスへのデータ転送を
行う場合（ＤＭＡ時）、ＤＭＡＣ２２は、まずアドレス
・ストローブ信号（ＡＳ）により、先頭アドレスをシス
テムバス２７のシステムアドレスバスによってスレーブ
（図示せず）に通知し、その後、システムアドレスバス
を転用してシステムデータバスを拡張し、両方のパスラ
インを利用して高速のデータ転送を行う。
行う場合（ＤＭＡ時）、ＤＭＡＣ２２は、まずアドレス
・ストローブ信号（ＡＳ）により、先頭アドレスをシス
テムバス２７のシステムアドレスバスによってスレーブ
（図示せず）に通知し、その後、システムアドレスバス
を転用してシステムデータバスを拡張し、両方のパスラ
インを利用して高速のデータ転送を行う。
つまり、ＤＭＡを行う場合には、ＤＭＡＣ２２はデータ
バッファＡ２４およびデータバッファＢ２５を用いるこ
とにより、既存の１６ビツトバスシステムにおいて、３
２ビツトのデータ転送を行うことができる。
バッファＡ２４およびデータバッファＢ２５を用いるこ
とにより、既存の１６ビツトバスシステムにおいて、３
２ビツトのデータ転送を行うことができる。
なお、アドレスについてはスレーブのＣＰＵボード（図
示せず）自身が先頭アドレスをカウントアツプすること
により発生させる。
示せず）自身が先頭アドレスをカウントアツプすること
により発生させる。
また、ＣＰＵ２３がシステムバス２９をアクセスする場
合、アドレスラッチ２６およびデータバッファＡ２４を
用いて１６ビツトのデータ転送を行う。
合、アドレスラッチ２６およびデータバッファＡ２４を
用いて１６ビツトのデータ転送を行う。
本実施例では、パスライン数を増加することなく、また
、一般のアドレス−データバス多重方式のように大きな
オーバーヘッドを生じることなく、データバスを拡張す
ることが可能である。このため、特に画像処理装置等、
大量のデータをＤ Ｍ Ａ転送することが多いシステム
の処理速度を向上する。
、一般のアドレス−データバス多重方式のように大きな
オーバーヘッドを生じることなく、データバスを拡張す
ることが可能である。このため、特に画像処理装置等、
大量のデータをＤ Ｍ Ａ転送することが多いシステム
の処理速度を向上する。
効 果
本発明によれば、パスライン数を増加することなく、デ
ータバスを拡張することが可能であるため、データ転送
の高速化が実現できる。
ータバスを拡張することが可能であるため、データ転送
の高速化が実現できる。
また、既存のパスラインを使用して構成することができ
るため、容易に既存のシステムに追加することが可能で
ある。
るため、容易に既存のシステムに追加することが可能で
ある。
さらに、データバス幅に比べてパスライン数が少いため
、経済性が向上する。
、経済性が向上する。
第１図は本発明の一実施例における連続アドレスへのデ
ータ転送を示すタイミングチャート、第２図は本発明の
一実施例におけるコンピュータシステムの構成図、第３
図は従来方式による連続アドレスへのデータ転送を説明
するタイミングチャート、第４図は従来のアドレス−デ
ータバス分離方式を説明するタイミングチャート、第５
図は従来のアドレス−データバス多重方式を説明するタ
イミングチャート、第６図は従来のコンピュータシステ
ムの構成図である。 ２１．６１：メモリ（ＭＥＭＯＲＹ）、２２，６２ ：
ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡ
Ｃ）、２３，６３ ：中央処理装置（ＣＰ Ｕ）。 ２４：データバッファＡ、２５：データバソファＢ、２
６：アドレスラッチ、２７：システムバス。 ＡＤニアドレス信号、ＡＳニアドレス・ストローブ信号
、Ｄａｔａ：データ信号、ＤＳ：データ・ストローブ信
号、 Ｓ ｔｒｏｂｅ ニストロープ信号。 ＣＮ （’Ｊ
Ｌ〜第 ３ 図 ５ｔｒＣｋＢ 第 ５ 図 第 ６ 図
ータ転送を示すタイミングチャート、第２図は本発明の
一実施例におけるコンピュータシステムの構成図、第３
図は従来方式による連続アドレスへのデータ転送を説明
するタイミングチャート、第４図は従来のアドレス−デ
ータバス分離方式を説明するタイミングチャート、第５
図は従来のアドレス−データバス多重方式を説明するタ
イミングチャート、第６図は従来のコンピュータシステ
ムの構成図である。 ２１．６１：メモリ（ＭＥＭＯＲＹ）、２２，６２ ：
ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡ
Ｃ）、２３，６３ ：中央処理装置（ＣＰ Ｕ）。 ２４：データバッファＡ、２５：データバソファＢ、２
６：アドレスラッチ、２７：システムバス。 ＡＤニアドレス信号、ＡＳニアドレス・ストローブ信号
、Ｄａｔａ：データ信号、ＤＳ：データ・ストローブ信
号、 Ｓ ｔｒｏｂｅ ニストロープ信号。 ＣＮ （’Ｊ
Ｌ〜第 ３ 図 ５ｔｒＣｋＢ 第 ５ 図 第 ６ 図
Claims (1)
- １、ＤＭＡ機能を有するモジュールがＣＰＵやメモリ等
のモジュールとともにシステムバスにより結合されたコ
ンピュータシステムのデータ転送方式において、上記Ｄ
ＭＡ機能を有するモジュールにはシステムデータバス幅
に等しい複数のデータバッファを備え、該システムバス
を用いてスレーブに対する連続アドレスアクセスを行う
場合、システムアドレスバスにより先頭アドレスのみを
スレーブに通知した後、該システムアドレスバスをシス
テムデータバスに転用してシステムデータバスを拡張し
、複数の該データバッファを用いてデータ転送を行うこ
とを特徴とするデータ転送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30405987A JPH01145754A (ja) | 1987-12-01 | 1987-12-01 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30405987A JPH01145754A (ja) | 1987-12-01 | 1987-12-01 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01145754A true JPH01145754A (ja) | 1989-06-07 |
Family
ID=17928541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30405987A Pending JPH01145754A (ja) | 1987-12-01 | 1987-12-01 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01145754A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101812A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | バスインタフェース装置 |
| WO2000073915A1 (fr) * | 1999-05-31 | 2000-12-07 | Mitsubishi Denki Kabushiki Kaisha | Systeme de transfert de donnees |
-
1987
- 1987-12-01 JP JP30405987A patent/JPH01145754A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101812A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | バスインタフェース装置 |
| WO2000073915A1 (fr) * | 1999-05-31 | 2000-12-07 | Mitsubishi Denki Kabushiki Kaisha | Systeme de transfert de donnees |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3411300B2 (ja) | 情報処理装置 | |
| JPH05197647A (ja) | 入力／出力装置及びデータ転送方法 | |
| JPH01145754A (ja) | データ転送方式 | |
| JP3620173B2 (ja) | アドレス変換回路及びマルチプロセッサシステム | |
| JPH0225958A (ja) | 高速データ転送システム | |
| JPS6240565A (ja) | メモリ制御方式 | |
| JP3211264B2 (ja) | 外部バス制御方式 | |
| US6505276B1 (en) | Processing-function-provided packet-type memory system and method for controlling the same | |
| JPS59229637A (ja) | デ−タ転送回路 | |
| JPH08180027A (ja) | 調停回路 | |
| JP2632049B2 (ja) | マルチプロセッサシステム | |
| JPH06161947A (ja) | コンピュータシステム | |
| JP2001014270A (ja) | データ転送方法、データ転送装置及びその利用システム | |
| JPH02133856A (ja) | データ転送装置 | |
| JPH06149749A (ja) | 複数プロセッサ間におけるデータ転送方式 | |
| JP2633852B2 (ja) | データ処理装置 | |
| JPH11353271A (ja) | バス・インターフェース変換制御方法、バス・インターフェース変換制御ユニット及び、これを用いたｌａｎ制御ボード | |
| JPH02201569A (ja) | マイクロプロセッサ間通信方式 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPH02211571A (ja) | 情報処理装置 | |
| JPS62143158A (ja) | Ｄｍａコントロ−ラによるデ−タ転送制御方法 | |
| JPH0371255A (ja) | データ転送制御方式 | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPH03192453A (ja) | Ｄｍａにおけるアドレス拡張方式 | |
| JPH01145753A (ja) | ダイレクトメモリアクセス・コントローラ |