JPH01145833A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01145833A JPH01145833A JP30547787A JP30547787A JPH01145833A JP H01145833 A JPH01145833 A JP H01145833A JP 30547787 A JP30547787 A JP 30547787A JP 30547787 A JP30547787 A JP 30547787A JP H01145833 A JPH01145833 A JP H01145833A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- resist
- impurity
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000206 photolithography Methods 0.000 claims abstract description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 239000011229 interlayer Substances 0.000 claims description 2
- 238000009826 distribution Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンタクト部の角をなだらかにし、配線材のス
テップカバーレンジを良くする製造方法に関する。
テップカバーレンジを良くする製造方法に関する。
本発明はコンタクト部をなだらかにする方法において、
絶縁膜中の不純物濃度をある分布をもつように注入する
ことにより、エツチング速度を不均一にすることによっ
てコンタクトのテーバエッチをできるようにしたもので
ある。
絶縁膜中の不純物濃度をある分布をもつように注入する
ことにより、エツチング速度を不均一にすることによっ
てコンタクトのテーバエッチをできるようにしたもので
ある。
第２図（ａｌ〜ｔｅｌに従来のコンタクトホールの製造
方法を示す。
方法を示す。
第２図ｆａ）に示すように半導体基板１上に層間膜とな
る絶縁膜２を堆積した後、（ｂｌに示すように絶縁＋１
９２上にレジスト３を塗布し、フォトリソによりレジス
ト３をパターニングを行う。
る絶縁膜２を堆積した後、（ｂｌに示すように絶縁＋１
９２上にレジスト３を塗布し、フォトリソによりレジス
ト３をパターニングを行う。
そして第２図ｔｅｌに示すようにレジスト３をマスクと
して一色縁膜２をエツチングすることによってコンタク
トホールを形成する方法が知られていた。
して一色縁膜２をエツチングすることによってコンタク
トホールを形成する方法が知られていた。
しかし従来方法はコンタクトホールが垂直に工・２チン
グされるため次工程の配線材をつける時にコンタクトの
エツジ部で断切れが生じてしまうという欠点があった。
グされるため次工程の配線材をつける時にコンタクトの
エツジ部で断切れが生じてしまうという欠点があった。
そこで本発明は、従来のこのような欠点を解決するため
、絶縁膜中に不純物を注入し、エツチング速度を変化さ
せることにより、コンタクトホールのテーパエッチを可
能とし、ステンプカバーレノジを向上することを目的と
している。
、絶縁膜中に不純物を注入し、エツチング速度を変化さ
せることにより、コンタクトホールのテーパエッチを可
能とし、ステンプカバーレノジを向上することを目的と
している。
ｃ問題点を解決するための手段〕
上記問題点を解決するために、本発明は絶縁膜２中にイ
オン注入法で不純物を注入することにより絶縁膜２のエ
ツチング速度を不均一性にするようにした。
オン注入法で不純物を注入することにより絶縁膜２のエ
ツチング速度を不均一性にするようにした。
絶縁膜２に不純物をイオン注入法で注入することによっ
て、ある濃度分布をもつ絶縁膜２を形成することが可能
となる。上記の不純物を含む絶縁膜２のエツチング速度
は不純物濃度によって変わるため、ある不純物濃度分布
をもたせることによってコンタクトホールのチーバエフ
チを可能にした。
て、ある濃度分布をもつ絶縁膜２を形成することが可能
となる。上記の不純物を含む絶縁膜２のエツチング速度
は不純物濃度によって変わるため、ある不純物濃度分布
をもたせることによってコンタクトホールのチーバエフ
チを可能にした。
以下に本発明の実施例を図面に基づいて説明する。
第１１ｍｔａ）に示すように、半導体基板ｌ上に絶縁膜
２を堆積させる。第１図（ｂ）に示すように、堆積さ一
ロた絶縁膜２にイオン注入法により不純物の注入を行う
、この時絶縁膜２の表面上を濃く下にいくに従ってうず
くなるようなン震度分布になるように条件を設定する。
２を堆積させる。第１図（ｂ）に示すように、堆積さ一
ロた絶縁膜２にイオン注入法により不純物の注入を行う
、この時絶縁膜２の表面上を濃く下にいくに従ってうず
くなるようなン震度分布になるように条件を設定する。
そして第１図（Ｃ１に示すように絶縁２上にレジスト３
を塗布し、フォトリソによりレジスト３をコンタクトホ
ールのパターンニングを行う。第１図ｆｄ＋に示すよ−
うに前記のレジスト３をマスクとしてコンタクトホール
のエツチングを行う。不純物濃度が濃い程エツチング速
度が速いことより、不純物を注入された絶縁膜２のエツ
チングは表面が速く下にいく程遅くなってくる。
を塗布し、フォトリソによりレジスト３をコンタクトホ
ールのパターンニングを行う。第１図ｆｄ＋に示すよ−
うに前記のレジスト３をマスクとしてコンタクトホール
のエツチングを行う。不純物濃度が濃い程エツチング速
度が速いことより、不純物を注入された絶縁膜２のエツ
チングは表面が速く下にいく程遅くなってくる。
この効果よりコンタクトホールはテーパエッチされる。
本発明は以上説明したように、絶縁膜に不純物を注入し
エッチ速度を変えることにより、コンタクトホールのテ
ーパエッチを可能にし配線材のステンプカバーレノジを
向上させる効果がある。
エッチ速度を変えることにより、コンタクトホールのテ
ーパエッチを可能にし配線材のステンプカバーレノジを
向上させる効果がある。
第１図（＋１）〜ｔｄｌは本発明にかかるコンタクトホ
ールのテーパーエッチを行う製造方法の工程断面図、第
２図＋ａｌ〜ｆｃｌは従来のコンタクトホールエッチの
製造方法の工程断面図である。 ｌ・・・半専体基板 ２・・・絶縁膜 ３・・・レジスト 以上 出願人 セイコー電子工業株式会社 第１図
ールのテーパーエッチを行う製造方法の工程断面図、第
２図＋ａｌ〜ｆｃｌは従来のコンタクトホールエッチの
製造方法の工程断面図である。 ｌ・・・半専体基板 ２・・・絶縁膜 ３・・・レジスト 以上 出願人 セイコー電子工業株式会社 第１図
Claims (1)
- 【特許請求の範囲】 （ａ）半導体基板上に層間膜となる絶縁膜を堆積する工
程と （ｂ）イオン注入法により前記の絶縁膜中に不純物を注
入する工程と （ｃ）フォトリソ工程によりコンタクトホールをあける
ためのレジストパターンを形成する 工程と （ｄ）コンタクトホールをテーパにエッチングする工程
からなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30547787A JPH01145833A (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30547787A JPH01145833A (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01145833A true JPH01145833A (ja) | 1989-06-07 |
Family
ID=17945628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30547787A Pending JPH01145833A (ja) | 1987-12-01 | 1987-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01145833A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5275457A (en) * | 1992-02-29 | 1994-01-04 | Aisin Seiki Kabushiki Kaisha | Power operated seat device |
-
1987
- 1987-12-01 JP JP30547787A patent/JPH01145833A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5275457A (en) * | 1992-02-29 | 1994-01-04 | Aisin Seiki Kabushiki Kaisha | Power operated seat device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1085969A (en) | Semiconductor devices and method of manufacturing the same | |
| CA2034481A1 (en) | Self-aligned gate process for fabricating field emitter arrays | |
| JPH01145833A (ja) | 半導体装置の製造方法 | |
| KR890011035A (ko) | 집적회로 제조방법 및 전기접속 형성방법 | |
| JPS5772333A (en) | Manufacture of semiconductor device | |
| JPS5444474A (en) | Contact forming method of semiconductor device | |
| JPS622654A (ja) | 半導体装置およびその製造方法 | |
| KR950011984B1 (ko) | 텅스텐 플러그 제조방법 | |
| JPS5650514A (en) | Formation of fine pattern | |
| JP2701239B2 (ja) | 半導体装置の製造方法 | |
| JPS62101035A (ja) | 半導体装置の製造方法 | |
| JPS5923522A (ja) | ドライエツチング方法 | |
| KR970008265A (ko) | 금속이 코팅된 3극 필드 에미터 제조방법 | |
| JPH05315281A (ja) | 半導体装置の製造方法 | |
| JPH03136323A (ja) | 半導体装置の製造方法 | |
| JPS61292916A (ja) | コンタクト孔形成法 | |
| JPH03254123A (ja) | 選択エッチング方法 | |
| JPH01281733A (ja) | 半導体装置の製造方法 | |
| JPH023926A (ja) | 配線の形成方法 | |
| JPH05166746A (ja) | 半導体装置の製造方法 | |
| JPS58207669A (ja) | 半導体装置の製造方法 | |
| JPS6092614A (ja) | 半導体装置の製造方法 | |
| KR20010058826A (ko) | 바이폴라 트랜지스터 제조방법 | |
| JPH0245922A (ja) | 半導体装置の製造方法 | |
| JPS5821843A (ja) | 半導体装置の製造方法 |