JPH01149462A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01149462A JPH01149462A JP30789687A JP30789687A JPH01149462A JP H01149462 A JPH01149462 A JP H01149462A JP 30789687 A JP30789687 A JP 30789687A JP 30789687 A JP30789687 A JP 30789687A JP H01149462 A JPH01149462 A JP H01149462A
- Authority
- JP
- Japan
- Prior art keywords
- wiring layer
- impurity region
- insulating film
- semiconductor substrate
- concentration impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 239000012535 impurity Substances 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000002955 isolation Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 7
- 238000009413 insulation Methods 0.000 claims 1
- 239000011229 interlayer Substances 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 16
- 239000002019 doping agent Substances 0.000 abstract description 8
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000005530 etching Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 2
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置に関するものである。
本発明は、半導体装置の第２配線層をコンタクトホール
部内で第１配線層の端末部の一部及び半導体基板表面部
の一部と接するように形成することにより、第１配線層
と第２配線層と半導体基板表面付近の不純物領域との同
一コンタクトホール部内でのコンタクトを可能とし、ま
た半導体装置の半導体基板表面付近の活性領域に低濃度
不純物領域を高濃度不純物領域の周囲に形成することに
より、不純物領域と半導体基板とのショートを防止する
ものである。
部内で第１配線層の端末部の一部及び半導体基板表面部
の一部と接するように形成することにより、第１配線層
と第２配線層と半導体基板表面付近の不純物領域との同
一コンタクトホール部内でのコンタクトを可能とし、ま
た半導体装置の半導体基板表面付近の活性領域に低濃度
不純物領域を高濃度不純物領域の周囲に形成することに
より、不純物領域と半導体基板とのショートを防止する
ものである。
従来、半導体基板表面付近の活性領域に形成された不純
物領域９と第１配線層４とのコンタクトを形成する場合
、第２図に示したように、素子分離領域２に第１配線層
４と第２配線層７とのコンタクトを形成し、第２配線Ｎ
７を介して、活性領域に第２配線層７と半導体基板表面
部の不純物領域９とのコンタクトを形成して、第１配線
層４と半導体基板表面付近の活性領域の不純物領域９と
を結線していた。また、活性領域の不純物領域は、単一
の濃度で形成されていた。
物領域９と第１配線層４とのコンタクトを形成する場合
、第２図に示したように、素子分離領域２に第１配線層
４と第２配線層７とのコンタクトを形成し、第２配線Ｎ
７を介して、活性領域に第２配線層７と半導体基板表面
部の不純物領域９とのコンタクトを形成して、第１配線
層４と半導体基板表面付近の活性領域の不純物領域９と
を結線していた。また、活性領域の不純物領域は、単一
の濃度で形成されていた。
しかし、従来の技術では、第１配線層と半導体基板表面
付近の不純物領域とのコンタクトを形成する場合、少な
くとも２個以上のコンタクトを必要とするため、微細化
に対して問題点となっていた。さらに、従来の技術では
半導体基板表面付近の活性領域に形成されている高濃度
不純物領域と半導体基板とのショートの可能性が問題点
となっていた。
付近の不純物領域とのコンタクトを形成する場合、少な
くとも２個以上のコンタクトを必要とするため、微細化
に対して問題点となっていた。さらに、従来の技術では
半導体基板表面付近の活性領域に形成されている高濃度
不純物領域と半導体基板とのショートの可能性が問題点
となっていた。
以上に述べた問題点を解決するために、本発明では、半
導体装置の第２配線層を同一コンタクトホール部内で第
１配線層の端末部の一部及び半導体基板表面付記の不純
物領域の一部と接するように形成し、さらに半導体装置
の半導体基板表面付近の活性領域に低濃度不純物領域を
高濃度不純物領域の周囲に形成した。
導体装置の第２配線層を同一コンタクトホール部内で第
１配線層の端末部の一部及び半導体基板表面付記の不純
物領域の一部と接するように形成し、さらに半導体装置
の半導体基板表面付近の活性領域に低濃度不純物領域を
高濃度不純物領域の周囲に形成した。
上記のごとく形成された半導体装置は、第１配線層と第
２配線層と半導体基板表面付近の不純物領域とのコンタ
クトを同一コンタクトホール部内ででき、さらに半導体
基板表面付近の不純物領域と半導体基板とのショートを
防止することができる。
２配線層と半導体基板表面付近の不純物領域とのコンタ
クトを同一コンタクトホール部内ででき、さらに半導体
基板表面付近の不純物領域と半導体基板とのショートを
防止することができる。
本発明の実施例を図面に基づいて説明する。第１図から
第４図は、ＭＯ３形半導体装置の一実施例の製造工程を
示したものである。第１図に示した工程でｐ型あるいは
ｎ型半導体基板に、素子分離領域２をマスクとして、Ｐ
”、 Ａｓ“、Ｓｂ＋等のｎ型ドーパントあるいはＢ＋
等のｎ型ドーパントのイオン注入及び拡散等により低濃
度不純物領域３を形成する。次に、第２図に示したよう
に、第１絶縁膜８上にパターンニングされた第１配線層
４と素子分離領域２をマスクとして、ｐ型あるいはｎ型
半導体基板にど、 Ａｓ”、 Ｓｂ”等のｎ型ドーパン
トあるいはＢ“等のｎ型ドーパントのイオン注入及び拡
散等により高濃度不純物領域５を形成する。
第４図は、ＭＯ３形半導体装置の一実施例の製造工程を
示したものである。第１図に示した工程でｐ型あるいは
ｎ型半導体基板に、素子分離領域２をマスクとして、Ｐ
”、 Ａｓ“、Ｓｂ＋等のｎ型ドーパントあるいはＢ＋
等のｎ型ドーパントのイオン注入及び拡散等により低濃
度不純物領域３を形成する。次に、第２図に示したよう
に、第１絶縁膜８上にパターンニングされた第１配線層
４と素子分離領域２をマスクとして、ｐ型あるいはｎ型
半導体基板にど、 Ａｓ”、 Ｓｂ”等のｎ型ドーパン
トあるいはＢ“等のｎ型ドーパントのイオン注入及び拡
散等により高濃度不純物領域５を形成する。
ここで、プロセスの一例を示すと、ｎ型の不純物領域を
形成する場合、第１図の工程でのドーパントは拡散速度
の大きいＰ゛を用い、第２図の工程では拡散速度の小さ
いＡｓ ”を用いるという方法がある。また、第１図の
工程での低濃度不純物領域は、トンネルドレイン形成の
工程が含まれる場合、トンネルドレイン形成工程と同時
に形成するという方法がある。次に、第３図に示した工
程で、第１絶縁膜８上及び第１配線Ｎ４上に第２鞄縁膜
６を形成し、さらに第２絶縁膜６を選択的にエツチング
除去し、コンタクトホール部１０を形成する。
形成する場合、第１図の工程でのドーパントは拡散速度
の大きいＰ゛を用い、第２図の工程では拡散速度の小さ
いＡｓ ”を用いるという方法がある。また、第１図の
工程での低濃度不純物領域は、トンネルドレイン形成の
工程が含まれる場合、トンネルドレイン形成工程と同時
に形成するという方法がある。次に、第３図に示した工
程で、第１絶縁膜８上及び第１配線Ｎ４上に第２鞄縁膜
６を形成し、さらに第２絶縁膜６を選択的にエツチング
除去し、コンタクトホール部１０を形成する。
次に、第４図に示した工程で、高濃度不純物領域５と第
１配線層４にコンタクトホール部１０内で接し、第２絶
縁膜上に延在する第２配線層７を形成する。この後は図
示しないが、第２配線層７を選択的にエツチング除去し
、全面を絶縁膜で覆うことにより完成する。
１配線層４にコンタクトホール部１０内で接し、第２絶
縁膜上に延在する第２配線層７を形成する。この後は図
示しないが、第２配線層７を選択的にエツチング除去し
、全面を絶縁膜で覆うことにより完成する。
この発明は以上の説明で明らかなように、半導体装置に
おいて、第１配線層と半導体基板表面付近の不純物領域
とのコンタクトを１つのコンタクトで形成し、さらに活
性領域の高濃度不純物領域の周囲に低濃度不純物領域を
形成したため、半導体装置のコンタクトに要する面積が
小さ（なり、さらに活性領域の不純物領域と半導体基板
とのショートを防止するという効果を有する。従って、
本発明は半導体装置の微細化を容易にしたものである。
おいて、第１配線層と半導体基板表面付近の不純物領域
とのコンタクトを１つのコンタクトで形成し、さらに活
性領域の高濃度不純物領域の周囲に低濃度不純物領域を
形成したため、半導体装置のコンタクトに要する面積が
小さ（なり、さらに活性領域の不純物領域と半導体基板
とのショートを防止するという効果を有する。従って、
本発明は半導体装置の微細化を容易にしたものである。
第１図から第４図は、本発明の半導体装置の製造工程順
を示す各断面図で、第１図は低濃度不純物領域形成工程
図、第２図は高濃度不純物領域形成工程図、第３図はコ
ンタクトホール部形成工程図、第４図は第２配線層形成
工程図である。また、第５図は従来の半導体装置断面図
である。 １・・・半導体基板 ２・・・素子分離領域 ３・・・低濃度不純物領域 ４・・・第１配線層 ５・・・高濃度不純物領域 ６・・・第２絶縁膜 ７・・・第２配線層 ８・・・第１絶縁膜 ９・・・不純物領域 １０・・・コンタクトホール部 以上 出願人 セイコー電子工業株式会社 １氏儂屋不純物傾埴形成工程と示す一１酬凹第１図 高５農屋千ｉｔ物頓域形族工程とホオ面′め図第２図 コン７７トオ＼−ル部形族工程と示す茜面図第３図
を示す各断面図で、第１図は低濃度不純物領域形成工程
図、第２図は高濃度不純物領域形成工程図、第３図はコ
ンタクトホール部形成工程図、第４図は第２配線層形成
工程図である。また、第５図は従来の半導体装置断面図
である。 １・・・半導体基板 ２・・・素子分離領域 ３・・・低濃度不純物領域 ４・・・第１配線層 ５・・・高濃度不純物領域 ６・・・第２絶縁膜 ７・・・第２配線層 ８・・・第１絶縁膜 ９・・・不純物領域 １０・・・コンタクトホール部 以上 出願人 セイコー電子工業株式会社 １氏儂屋不純物傾埴形成工程と示す一１酬凹第１図 高５農屋千ｉｔ物頓域形族工程とホオ面′め図第２図 コン７７トオ＼−ル部形族工程と示す茜面図第３図
Claims (1)
- 半導体基板表面付近の活性領域を分離するための素子
分離領域と、前記素子分離領域をマスクとして半導体基
板表面付近に形成された低濃度不純物領域と、半導体基
板表面部を覆う第１絶縁膜と、前記第１絶縁膜上に選択
的にパターンニングにより形成された第１配線層と、前
記素子分離領域及び前記第１配線層をマスクとして半導
体基板表面付近に形成された高濃度不純物領域と、前記
第１配線層上及び前記第１配線層上に層間絶縁のために
形成された第２絶縁膜と、前記第２絶縁膜及び前記第１
絶縁膜に、前記第１配線層表面の端末部の一部及び前記
高濃度不純物領域の表面の一部が露出するように同一活
性領域内に形成されたコンタクトホール部と、前記コン
タクトホール部内の露出する前記第１配線層及び前記高
濃度不純物領域の一部に接し、かつ前記第２絶縁膜上に
延在する第２配線層より成るコンタクト領域を有するこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30789687A JPH01149462A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30789687A JPH01149462A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01149462A true JPH01149462A (ja) | 1989-06-12 |
Family
ID=17974471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30789687A Pending JPH01149462A (ja) | 1987-12-04 | 1987-12-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01149462A (ja) |
-
1987
- 1987-12-04 JP JP30789687A patent/JPH01149462A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6693325B1 (en) | Semiconductor device having silicon on insulator and fabricating method therefor | |
| JPH1070281A (ja) | 半導体装置およびその製造方法 | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPS6097659A (ja) | 半導体集積回路 | |
| JP3923620B2 (ja) | 半導体基板の製造方法 | |
| JPH01149462A (ja) | 半導体装置 | |
| JPH10308448A (ja) | 半導体デバイスの隔離膜及びその形成方法 | |
| KR930004720B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2538077B2 (ja) | 半導体装置の製造方法 | |
| JPS61172346A (ja) | 半導体集積回路装置 | |
| JP2003258219A (ja) | 光半導体集積回路装置の製造方法 | |
| JPS60144961A (ja) | 半導体集積回路 | |
| JPH04102356A (ja) | 半導体集積回路及びその製造方法 | |
| JP3277561B2 (ja) | 半導体装置 | |
| JPS63114261A (ja) | トランジスタ用の自己整合型ベース分路 | |
| JPH04343221A (ja) | 半導体装置の製造方法 | |
| JPS5843903B2 (ja) | 半導体装置の製造方法 | |
| JPS60244036A (ja) | 半導体装置とその製造方法 | |
| JPS61184872A (ja) | 半導体装置の製造方法 | |
| JPH0466101B2 (ja) | ||
| JPH02159035A (ja) | 集積回路装置 | |
| JPH01214136A (ja) | 半導体集積装置 | |
| JPS62245649A (ja) | 半導体装置及びその製造方法 | |
| JPS5861642A (ja) | 半導体装置及びその製造方法 |