JPH01149573A - イメージセンサ読み取り回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 挟極汰致 本発明は、イメージセンサ読み取り回路に関する。

従来技術 第３図は、ピークホールドを用いた一般的なイメージセ
ンサユニットの一例を説明するためのブロック図で、図
中、１はタイミング信号作成回路、２はシフトレジスタ
、３はセンサ駆動用トランジスタ、４はセンサ素子、５
は増幅器、６はピークホールド回路、７は画像処理（Ａ
／Ｄ変換）回路で。

周知のように、線型に配置されたセンサ素子４から該セ
ンサ素子に入射した光量に応じた信号出力を得るために
、シフトレジスタ２によりセンサ素子４に対応した駆動
用トランジスタ３を順々にオンさせ、センサ素子４の出
力信号を増幅器５を通した後、その最大値をピークホー
ルド回路６で固定し、画像処理回路（Ａ／Ｄ変換器）７
に引き渡し。

その後、タイミング作成回路１よりのリセット信号によ
りピークホールド回路６をリセットし、前述の動作を操
り返してラインセンサの読み取りを行っている。

第４図は、第３図に示した回路の動作説明をするための
タイムチャートで、センサの一素子だけを取り出して示
すが、（ａ）図はタイミング作成回路１より発生される
クロック信号、（ｂ）図はシフトレジスタ２の出力（セ
ンサ駆動トランジスタＯＮ信号）、（ｃ）図は増幅器５
の出力信号、（ｄ）図はピークホールド回路６の出力信
号、（ｅ）図はタイミング作成回路１より発生されるリ
セット信号で、（ｃ）図のＢはジッタ、（ｄ）図のＣは
Ａ／Ｄ変換時間を示している。

今、Ａ４版の原稿を１ライン当り２　、５　ｍ５ｅｃで
読もうとすると、クロックの周期は１μｓｅｃ程度とな
る。第４図は、前述のように、センサの一素子だけを取
り出して簡略化して示したものであるが、クロック（（
ａ）図）の立ち上がり時間のバラツキ、シフトレジスタ
のバラツキ及び駆動トランジスタの立ち上がり（（ｂ）
図）のバラツキ等で増幅器出力（（Ｃ）図）の最大点が
時間軸方向に早くなったり、遅くなったりする様子が（
（Ｃ）図のＢ）より容易に理解できる。更に、センサを
いくつかのブロックに分割し、複数の増幅器５を使用す
ることになると、この増幅器間のデイレイのバラツキも
考慮しなければならない０画像処理回路７の入力に有る
Ａ／Ｄ変換器のＡ／Ｄ変換時間中（（ｄ）図のＣ）はピ
ークホールド回路により増幅器出力の最大値を保持しな
くてはならない。しかしながら増幅器出力の最大値は前
述の理由により時間軸方向にブレる（（Ｃ）図Ｂのジッ
タ参照）ため、ピークホールドの安定する迄の時間が長
くなってしまう。

又、同様の理由でクロックの後続においても同様のこと
が生じるため、ピークホールドの平担部であるＡ／Ｄ変
換時間（（ｄ）図Ｃ参照）が短くなる。

このことは、高速のＡ／Ｄ変換器を必要とすることとな
りコストが上る。又、更に高速の読み取りを行う場合不
具合を生ずるのは明らかである。

上述のように、センサ駆動用トランジスタの立ち上がり
時間、シフトレジスタのタイミング、アンプ間のデイレ
イ、及びそれらの温度に対する変化や経時変化等を考え
るとセンサ読み取り回路からの出力は、時間軸方向にブ
レ（ジッタ）を生じている。このため原稿の読み取り速
度を上げようとすると、このジッタのため出力の不定部
分が長くなりタイムマージンを多く必要とすることから
高速化の妨げとなっていた。

目　　　　　的 本発明は、上述のごとき実情に鑑みてなされたもので、
特に、イメージセンサ読み取り回路において、増幅器出
力のジッタを減少せしめ、読み取り速度の向上及び安定
な動作を得ることを目的としてなされたものである。

構　　　成 本発明は、上記目的を達成するために、イメージセンサ
読み取り回路において、読み取りタイミング補正信号作
成手段を有し、該読み取りタイミング補正信号作成回路
によりイメージセンサの出力を読み取るタイミングを補
正するようにしたことを特徴としたものである。以下、
本発明の実施例に基いて説明する。

第１図は１本発明によるイメージセンサ読み取り回路の
一実施例を説明するための構成図で、図中、１０は基準
クロック回路、１１はクロックジェネレータ、１２はシ
フトレジスタ、１３はセンサ駆動用トランジスタ、１４
はセンサ素子、１５は増幅器、１６はピークホールド回
路、１７は微分回路、１８はゼロクロスディテクタ、１
９はタイミングカウンタ、２０はＲＡＭ、２１はリセッ
トタイミングジェネレータ、２２は画像処理回路で１画
像処理回路２２はセンサビット間や光源のバラツキによ
り原稿にムラが出るのを避けるため。

基準となる白原稿を読み取り、その振幅データをＲＡＭ
２０に記憶しておく、その後、読み取り時にそのデータ
を使用して階調の補正を行う。その時、振幅データと同
時に基準クロックと比較することで増幅器出力の最大点
適の時間データも併せて採集する。なお、基準クロック
は水晶発振子等の安定な発振器で構成される。

第２図は、本発明の動作説明をするためのタイムチャー
トで、（ａ）図は基準クロックの出力信号。

（ｂ）図はクロックジェネレータの出力信号、Ａｚ。

Ａ２．Ａ、Ｉはジッター補正値で、この補正値はＲＡＭ
２０に入力されたデータにより作成される。

まず、クロックの立ち上がりから増幅器出力の最大とな
る点適の時間を測定し、ＲＡＭ２０に記憶する。このた
めに最大値検出用として微分器１７とゼロクロスディテ
クタ１８を用いて微分ゼロを得ている。基準クロックの
立ち上がりから微分ゼロ迄の時間をタイミングカウンタ
１９で計測してＲＡＭ２０に入れる。読み取り時はＲＡ
Ｍ２０に入っているデータを使用することでクロックジ
ェネレータ１１によりジッタを補正したクロック（第２
図（ｂ））を作成し、これにより、基準クロックから見
るとジッタの存在しない増幅器出力を得ることができる
。

効　　　果 以上の説明から明らかなように１本発明によると、イメ
ージセンサ読み取り回路にイメージセンサの出力を読み
取るタイミングを補正する読み取りタイミング補正信号
作成回路を設け、各センサ素子のバラツキの総合された
値をメモリーにあらかじめ記憶させて置き、読み取り時
に記憶させて置いたデータを使用することにより、イメ
ージセンサ増幅器の出力のジッタを減少せしめ、かつ、
イメージセンサの読み取り速度の向上及び濃度の階調を
安定に保つことができる。

【図面の簡単な説明】

第１図は、本発明によるイメージセンサ読み取り回路の
一実施例を説明するための構成図、第２図は、第１図の
回路の動作説明をするためのタイムチャート、第３図は
、従来のイメージセンサ読み取り回路の一例を説明する
ためのブロック図、第４図は、第３図の回路の動作説明
をするためのタイムチャートである。 １０・・・基準クロック回路、１１・・・クロックジェ
ネレータ、１２・・・シフトレジスタ、１３・・・セン
サ駆動用トランジスタ、１４・・・センサ素子、１５・
・・増幅器、１６・・・ピークホールド回路、１７・・
・微分回路、１８・・・ゼロクロスディテクタ、１９・
・・タイミングカウンタ、２０・・・ＲＡＭ、２１・・
・リセットタイミングジェネレータ、２２・・・画像処
理回路。 第　　１　　図 第　　２　　図 第　　３　　図 第　　４　　図

Claims (1)

【特許請求の範囲】
1. イメージセンサ読み取り回路において、読み取りタイミ
   ング補正信号作成手段を有し、該読み取りタイミング補
   正信号作成回路によりイメージセンサの出力を読み取る
   タイミングを補正するようにしたことを特徴とするイメ
   ージセンサ読み取り回路。