JPH01158551A - 入出力制御方式 - Google Patents
入出力制御方式Info
- Publication number
- JPH01158551A JPH01158551A JP31798287A JP31798287A JPH01158551A JP H01158551 A JPH01158551 A JP H01158551A JP 31798287 A JP31798287 A JP 31798287A JP 31798287 A JP31798287 A JP 31798287A JP H01158551 A JPH01158551 A JP H01158551A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output control
- control
- output
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、入出力制御方式、特に複雑なデータ転送制御
が必要な複数の入出力機器が接続されるマイクロプログ
ラム制御の処理装置による入出力制御方式に関する。
が必要な複数の入出力機器が接続されるマイクロプログ
ラム制御の処理装置による入出力制御方式に関する。
従来のこの種の入出力制御方式は、入出力機器の状態を
表示するフラグまたはビットを用意して、そのフラグを
監視しながら入出力制御を行うフラグセンス方式と、処
理プログラムが出力すべきデータが用意できると入出力
制御するプログラムを起動し、その完了を待たずに他の
処理を実行し、入出力機器が入出力動作を完了した時点
で処理装置に割込みを発生させるという割込の利用によ
る方式がある。
表示するフラグまたはビットを用意して、そのフラグを
監視しながら入出力制御を行うフラグセンス方式と、処
理プログラムが出力すべきデータが用意できると入出力
制御するプログラムを起動し、その完了を待たずに他の
処理を実行し、入出力機器が入出力動作を完了した時点
で処理装置に割込みを発生させるという割込の利用によ
る方式がある。
上述した従来のフラグセンス方式を複雑なデー夕転送制
御、たとえば入出力機器の異常発生時の処理や、データ
転送シーケンスにより入出力機器の動作状態を示す情報
の意味が異なる場合の処理が必要な複数の入出力機器に
利用する場合は、入出力機器の状態を表示するフラグま
たはビットの数が多くなり、またデータ転送シーケンス
によりそのフラグまたはビットの意味が異なる場合があ
るなめ、入出力制御のためのマイクロプログラムが複雑
となり、１回のフラグセンスに必要なマイクロプログラ
ム数も多くデバッグも容易でないという問題点がある。
御、たとえば入出力機器の異常発生時の処理や、データ
転送シーケンスにより入出力機器の動作状態を示す情報
の意味が異なる場合の処理が必要な複数の入出力機器に
利用する場合は、入出力機器の状態を表示するフラグま
たはビットの数が多くなり、またデータ転送シーケンス
によりそのフラグまたはビットの意味が異なる場合があ
るなめ、入出力制御のためのマイクロプログラムが複雑
となり、１回のフラグセンスに必要なマイクロプログラ
ム数も多くデバッグも容易でないという問題点がある。
また割込の利用による方式の場合には、複数の入出力機
器を同時に動作させて入出力の待ち時間や無駄時間を除
きたいときは、フラグセンス方式に比べて有効であるが
、複雑なデータ転送制御をすべて割込で処理し入出力制
御プログラムを単純にするには、多くの割込線を有する
割込制御回路が必要になるという欠点がある。
器を同時に動作させて入出力の待ち時間や無駄時間を除
きたいときは、フラグセンス方式に比べて有効であるが
、複雑なデータ転送制御をすべて割込で処理し入出力制
御プログラムを単純にするには、多くの割込線を有する
割込制御回路が必要になるという欠点がある。
本発明の目的は、複雑なデータ転送制御を行う場合にお
ける上述のフラグセンス方式の問題点を排除して、入出
力制御のためのマイクロプログラムを単純化し、そのデ
バッグや機能追加を容易化した入出力制御方式を提供す
ることにある。
ける上述のフラグセンス方式の問題点を排除して、入出
力制御のためのマイクロプログラムを単純化し、そのデ
バッグや機能追加を容易化した入出力制御方式を提供す
ることにある。
〔問題点を解決するための手段〕
本発明の方式は、複数の入出力機器に対してマイクロプ
ログラムにより複雑なデータ転送制御を行う入出力制御
方式において、 マイクロプログラムを実行する処理装置の入出力制御状
態および各入出力機器の動作状態で定まるアドレス毎に
制御データを記憶する制御メモリを設け、 またマイクロプログラムは制御データを先頭アドレスと
する入出力制御プログラムを有するようにしておき、 処理装置は前記制御メモリから制御データを読み取って
これにより指定される入出力制御プログラムを実行し、
その後で次の前記入出力制御状態を設定するように動作
することを特徴とする。
ログラムにより複雑なデータ転送制御を行う入出力制御
方式において、 マイクロプログラムを実行する処理装置の入出力制御状
態および各入出力機器の動作状態で定まるアドレス毎に
制御データを記憶する制御メモリを設け、 またマイクロプログラムは制御データを先頭アドレスと
する入出力制御プログラムを有するようにしておき、 処理装置は前記制御メモリから制御データを読み取って
これにより指定される入出力制御プログラムを実行し、
その後で次の前記入出力制御状態を設定するように動作
することを特徴とする。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例を示し、マイクロプログラム
を格納するＲＯＭ１と、処理装置２と、２つの入出力機
器３およびつと、制御メモリ４とで構成される。
を格納するＲＯＭ１と、処理装置２と、２つの入出力機
器３およびつと、制御メモリ４とで構成される。
ＲＯＭ１内のマイクロプログラムにより制御される処理
装置２は、工○バス５にて入出力機器３および９と接続
されている。また、制御メモリ４は、入出力機器３およ
び９のデータ転送制御に必要な制御データを格納し、そ
のアドレス線は、マイクロプログラムでセットされる入
出力制御状態を示す情報線６と、入出力機器３および９
の動作状態を示す情報線７および１０で構成され、処理
装置２は、制御データ線８により制御メモリ４の内容を
常時読み取ることが可能である。
装置２は、工○バス５にて入出力機器３および９と接続
されている。また、制御メモリ４は、入出力機器３およ
び９のデータ転送制御に必要な制御データを格納し、そ
のアドレス線は、マイクロプログラムでセットされる入
出力制御状態を示す情報線６と、入出力機器３および９
の動作状態を示す情報線７および１０で構成され、処理
装置２は、制御データ線８により制御メモリ４の内容を
常時読み取ることが可能である。
制御メモリ４は、入出力制御状態を示す情報線６と複数
の入出力機器３，９の動作状態を示す情報線７．１０で
作られるマトリックスの数だけ制御データを内蔵してお
り、マイクロプログラムはマトリックスの数だけ入出力
制御処理プログラムを有している。
の入出力機器３，９の動作状態を示す情報線７．１０で
作られるマトリックスの数だけ制御データを内蔵してお
り、マイクロプログラムはマトリックスの数だけ入出力
制御処理プログラムを有している。
次に、第２図に示すフローチャートにより、本実施例の
動作を説明する。
動作を説明する。
先ず、処理装置２は情報線６．７および１０で指定され
る制御メモリ４のアドレスから、制御データ線８を介し
て制御データを読み取る（ステップ■）。この読み取ら
れた制御データは、入出力制御処理プログラムの先頭ア
ドレスを示しており、マイクロプログラムはそのアドレ
スにジャンプする（ステップ■）。
る制御メモリ４のアドレスから、制御データ線８を介し
て制御データを読み取る（ステップ■）。この読み取ら
れた制御データは、入出力制御処理プログラムの先頭ア
ドレスを示しており、マイクロプログラムはそのアドレ
スにジャンプする（ステップ■）。
処理装置２は、そのジャンプ先の入出力制御プログラム
を実行することにより入出力制御処理を行い（ステップ
■）、入出力制御処理終了後、次の入出力制御状態を示
す情報を情報線６にセットしくステップ■）次の処理に
移行する。
を実行することにより入出力制御処理を行い（ステップ
■）、入出力制御処理終了後、次の入出力制御状態を示
す情報を情報線６にセットしくステップ■）次の処理に
移行する。
以上説明したように本発明は、複数の入出力機器のデー
タ転送制御に必要な入出力制御処理プログラムの先頭ア
ドレスが格納された制御メモリ回路を設け、マイクロプ
ログラムがこの制御メモリを読み取り、その読み取りデ
ータが示すアドレスヘジャンプするだけで、複雑な入出
力制御処理が可能となり、またマイクロプログラムは入
出力制御状態を意識せずに各入出力制御処理ごとに作成
することができ、プログラムのデバッグや機能の追加が
容易になるという効果がある。
タ転送制御に必要な入出力制御処理プログラムの先頭ア
ドレスが格納された制御メモリ回路を設け、マイクロプ
ログラムがこの制御メモリを読み取り、その読み取りデ
ータが示すアドレスヘジャンプするだけで、複雑な入出
力制御処理が可能となり、またマイクロプログラムは入
出力制御状態を意識せずに各入出力制御処理ごとに作成
することができ、プログラムのデバッグや機能の追加が
容易になるという効果がある。
第１図は本発明の一実施例を示し、第２図は本実施例に
おける処理装置による処理フローチャートを示す。 １・・・ＲＯＭ、２・・・処理装置、３．９・・・入出
力機器、４・・・制御メモリ、５・・・ＩＯババス６，
７゜１０・・・情報線、８・・・制御データ線。
おける処理装置による処理フローチャートを示す。 １・・・ＲＯＭ、２・・・処理装置、３．９・・・入出
力機器、４・・・制御メモリ、５・・・ＩＯババス６，
７゜１０・・・情報線、８・・・制御データ線。
Claims (1)
- 【特許請求の範囲】 複数の入出力機器に対してマイクロプログラムにより
複雑なデータ転送制御を行う入出力制御方式において、 前記マイクロプログラムを実行する処理装置の入出力制
御状態および前記各入出力機器の動作状態で定まるアド
レス毎に制御データを記憶する制御メモリを設け、 また前記マイクロプログラムは前記制御データを先頭ア
ドレスとする入出力制御プログラムを有するようにして
おき、 前記処理装置は前記制御メモリから前記制御データを読
み取ってこれにより指定される前記入出力制御プログラ
ムを実行し、その後で次の前記入出力制御状態を設定す
るように動作することを特徴とする入出力制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31798287A JPH01158551A (ja) | 1987-12-15 | 1987-12-15 | 入出力制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31798287A JPH01158551A (ja) | 1987-12-15 | 1987-12-15 | 入出力制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01158551A true JPH01158551A (ja) | 1989-06-21 |
Family
ID=18094162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31798287A Pending JPH01158551A (ja) | 1987-12-15 | 1987-12-15 | 入出力制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01158551A (ja) |
-
1987
- 1987-12-15 JP JP31798287A patent/JPH01158551A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0523447B2 (ja) | ||
| JPH01158551A (ja) | 入出力制御方式 | |
| JPH056281A (ja) | 情報処理装置 | |
| JP2826309B2 (ja) | 情報処理装置 | |
| JPS6339928B2 (ja) | ||
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPH0462093B2 (ja) | ||
| JPH0731527B2 (ja) | プログラマブルコントロ−ラ | |
| JPH01111250A (ja) | データ処理システム | |
| JPS60181859A (ja) | 集合チヤネルの制御方式 | |
| JP3182621B2 (ja) | テスト用プログラムモニタ装置 | |
| JPH04256057A (ja) | Ｉｏ命令応答方式 | |
| JPH03141403A (ja) | プログラマブルコントローラ | |
| JPS5945544A (ja) | 表示デ−タ転送方式 | |
| JPH0375832A (ja) | 仮想計算機制御方式 | |
| JPS6019815B2 (ja) | 転送制御方式 | |
| JPH03196204A (ja) | プログラマブルコントローラ | |
| JPS60250456A (ja) | 分岐アドレス制御回路 | |
| JPS6242254A (ja) | チヤネルイニシヤライズ方式 | |
| JPH02247758A (ja) | 端末情報の管理方式 | |
| JPS6349942A (ja) | 演算処理装置 | |
| JPS6339047A (ja) | 試験プログラム用スケジユ−ラ | |
| JPS63265338A (ja) | プログラム制御方式 | |
| JPS61156307A (ja) | シ−ケンス制御装置 | |
| JPH0452973B2 (ja) |