JPH01160025A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01160025A
JPH01160025A JP62319571A JP31957187A JPH01160025A JP H01160025 A JPH01160025 A JP H01160025A JP 62319571 A JP62319571 A JP 62319571A JP 31957187 A JP31957187 A JP 31957187A JP H01160025 A JPH01160025 A JP H01160025A
Authority
JP
Japan
Prior art keywords
alloy
metal layer
semiconductor element
gold
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62319571A
Other languages
English (en)
Other versions
JPH0793327B2 (ja
Inventor
Shusuke Nishihara
西原　秀典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62319571A priority Critical patent/JPH0793327B2/ja
Publication of JPH01160025A publication Critical patent/JPH01160025A/ja
Publication of JPH0793327B2 publication Critical patent/JPH0793327B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置に関し、特に半導体素子のマウン
ト部の構造を改良した半導体装置に関するものである。
［従来の技術］ 第２図は例えば、特開昭６１−２９１４２号公報に示さ
れた従来の半導体装置を示す断面図であり、図において
、■はシリコン半導体素子２がマウントされるマウント
部、３は後述する金ワイヤ９がボンディングされるリー
ド部であり、一部には銀層４が被覆されている。５は半
導体素子２の上面に蒸着されたペース、エミッタなどの
アルミニウム電極、６は銅、バナジウム、アルミニウム
、チタニウム、クロム、モリブデン、クロム合金から選
ばれる１種または２種以上の金属からなる金属層、７は
ニッケルもしくはコバールなどのニッケル合金からなる
第２金属層、８はゲルマニウムを５〜２０％含む金及び
ゲルマニウムを主成分とし、ろう材の構成材となる第３
金属層、９は半導体素子２のアルミニウム電極５に接地
される金ワイヤで、他端はリード部３にポストポンディ
ングされている。なお、半導体素子２はアイランド部ｌ
の上面に第３金属層８、第２金属層７、第１金属層６を
介してマウントされている。
従来の装置は上記のように構成されており、第１及び第
２金属層６．７は、マウント時の熱処理に際し、半導体
素子２を構成するシリコンと第３金属層８とが反応する
のを阻止するものであり、半導体素子２とアイランド部
ｌの接合部に硬くて脆く、かつ熱抵抗の劣るＡｕ−Ｃｕ
−３ｉの金属間化合物が形成されるのを防止する役目を
有する。特に、第１金属層６はバリア効果の他に半導体
素子２と第２金属層７とを良好に接着する機能を有する
。また、第２金属層７は、バリア効果の他に第１金属層
６と第３金属層８とを良好に接着する機能があり、半導
体素子２に対して、ろう材を一体的に接着できる。
［発明が解決しようとする問題点］ 従来の半導体装置は以上のように構成されているので、
半導体素子裏面より電極を取り出す半導体装置（例えば
小信号トランジスタ）のうち裏面の不純物濃度が低い素
子では、半導体素子と第１金属層とのオーミックコンタ
クト性が良好でないという問題点があった。
この発明は、」１記のような問題点を解消するためにな
されたもので、いかなる素子においても、良好なオーミ
ックコンタクト性が良好となる半導体装置を得ることを
目的としている。
［問題点を解決するための手段」 この発明に係る半導体装置は、半導体素子におけるマウ
ント面側にガリウムまたはアンモチンを０．０１ｗｔ％
〜３０ｗｔ％含む金合金からなる第１金属層と、ニッケ
ル・ニッケル合金・銀から選ばれる１種または２種以上
の金属からなる第２合金属と、ゲルマニウムを５〜２０
％含む金及びゲルマニウムを主成分とする合金層からな
る第３金属層とを順次積層した三層構造のろう材を用い
、銅もしくは銅合金の単体からなる基材に」１記半導体
素子をマウントしたものである。
［作用］ この発明において、第１金属層の金に含まれるガリウム
（Ｇａ）またはアンチモン（ｓｂ）は、半導体素子裏面
のオーミックコンタクト性を良好にするよう機能する。
［発明の実施例コ 次に本発明の一実施例を図について説明する。
第１図は本発明の半導体装置のマウント後の状態の断面
図であり、図において、ＩＯは、例えばＮＰＮバイポー
ラトランジスタ型半導体素子２のコレクタ側、すなわち
マウント面に不純物、例えばアンチモン（ｓｂ）を０．
０４ｗ＋、％含む約２０００人の厚さの金被膜を構成す
る第１金属層、（ＩＩ）は厚さ約３０００人のニッケル
層からなる第２金属層、（１２）はゲルマニウム１２ｗ
ｔ％の厚さ約１２μｍの金とゲルマニウム合金層からな
る第３金属層である。なお、半導体素子２は第１金属層
ｌＯ１第２金属層１１、第３金属層１２の順で積層し、
銅主体からなるリードフレームのアイランド部１に加熱
押圧によってマウントされている。
上記のように構成されたものにおいては、まず、銅製薄
片板をプレス加工して銅主体からなるリードフレームを
作製する。つづいて複数個のＮＰＮバイポーラトランジ
スタが形成されたシリコン基板のマウント面に厚さ約２
０００人の金・アンチモン（Ｓｂ０．０４ｗｔ％）合金
層からなる第１金属層（ｌＯ）厚さ約３０００人のニッ
ケル層からなる第２金属層（１１）、１．２μｍの金、
ゲルマニウム（Ｇｅ１２ｗｔ％）合金層からなる第３金
属層（１２）を順次、真空蒸着法によって積層して、シ
リコン基板をその上面（マウント面と反対側の面）より
スクライブして割断し、第１図に示す半導体素子２を作
製する。この後前述のリードフレームのアイランド部ｌ
にマウントし、従来と同様に金ワイヤをボンディングし
、更に樹脂封止を施して半導体装置を造る。
このように製造した半導体装置は、組立て直後において
も、また、２気圧　１５０℃５００時間の苛酷なテスト
を実施したあとでも十分良好な電気特性を保持した。
なお、この発明は上記実施例に限定されない。
例えば第１金属層の主たる働きは、半導体素子のオーミ
ックコンタク性を良好にするためのものであるから、半
導体素子裏面がＮ型であればアンチモン（ｓｂ）、■〕
型であればガリウム（Ｇａ）　Ｏ，０１ｗｔ％〜３０Ｗ
シ％含んだ金被膜であればよい。また、それぞれの金属
層の厚さは半導体素子への応力歪を考慮して第１金属層
が１０００〜３０００人、第２金属層が１０００〜１０
０００人第３金属層が０．５〜２０μｍとすることが望
ましいが、付着強度が部分高ければ、自由に選択してよ
い。なお、第３金属層中のゲルマニウムの酸化を防１ト
するため、この合金層上に更に金を５００〜２０００人
被覆してもよい。要は、第３金属層及びこの金被膜全体
で、ゲルマニウム濃度が５〜２０ｗｔ％であればよい。
また更に第２金属層（１１）はニッケル、ニッケル合金
、銀から選ばれる１種または２種以上の金属層であれば
よい。また、上、前金属層の積層方法も真空蒸着法に限
られている訳ではなく、組成変化がなく、膜厚を制御で
きる装置であればどの装置でもよい。
本発明における素ｒ配設基材は、酸化されや−ぐいが、
還元されやすく清浄な面を表出し得る銅もしくは銅合金
の単体からなるものである。
［発明の効果］ 以上のように、この発明による半導体装置は、第１金属
層にガリウム（Ｇａ）またはアンチモン（ｓｂ）を含ん
だ金被膜を形成しているので、半導体素子裏面とのオー
ミックコンタクト性が良好て、電気的特性が向上する効
果がある。
【図面の簡単な説明】
第１図は本発明の一実施例である半導体素子のマウント
後の状態の断面図、第２図は従来の半導体装置を示す断
面図である。 図中、■はアイランド部、２は半導体素子、３はリート
部、４は銀被膜、５はＡＩ主電極ＩＯは第１金属層、１
１は第２金属層、１２は第３金属層、９は金ワイヤ、１
０は金・アンチモン層、１１はニッケル層、１２は金・
ゲルマニウム合金層である。 なお、図中同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体素子におけるマウント面側に、ガリウムま
    たはアンチモンを０．０１ｗｔ％〜３０ｗｔ％含む金合
    金からなる第１金属層と、ニッケル・ニッケル合金・銀
    から選ばれる１種または２種以上の金属からなる第２金
    属層と、ゲルマニウムを５〜２０ｗｔ％含む金及びゲル
    マニウムを主成分とする合金層からなる第３金属層とを
    順次積層した三層構造のろう材を用い、銅もしくは銅合
    金の単体からなる基材に上記半導体素子をマウントした
    ことを特徴とする半導体装置。
  2. （２）半導体素子上面の電極と基材とは金属製ワイヤで
    接続されていることを特徴とする特許請求の範囲第１項
    記載の半導体装置。
JP62319571A 1987-12-16 1987-12-16 半導体装置 Expired - Lifetime JPH0793327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62319571A JPH0793327B2 (ja) 1987-12-16 1987-12-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62319571A JPH0793327B2 (ja) 1987-12-16 1987-12-16 半導体装置

Publications (2)

Publication Number Publication Date
JPH01160025A true JPH01160025A (ja) 1989-06-22
JPH0793327B2 JPH0793327B2 (ja) 1995-10-09

Family

ID=18111749

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62319571A Expired - Lifetime JPH0793327B2 (ja) 1987-12-16 1987-12-16 半導体装置

Country Status (1)

Country Link
JP (1) JPH0793327B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182209A (ja) * 2008-01-31 2009-08-13 Nissan Motor Co Ltd 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132968A (en) * 1975-05-14 1976-11-18 Nec Corp Semiconductor device
JPS53145570A (en) * 1977-05-25 1978-12-18 Mitsubishi Electric Corp Die bonding method of semiconductor device
JPS6222446A (ja) * 1985-07-22 1987-01-30 Rohm Co Ltd オ−ミツク電極の形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51132968A (en) * 1975-05-14 1976-11-18 Nec Corp Semiconductor device
JPS53145570A (en) * 1977-05-25 1978-12-18 Mitsubishi Electric Corp Die bonding method of semiconductor device
JPS6222446A (ja) * 1985-07-22 1987-01-30 Rohm Co Ltd オ−ミツク電極の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182209A (ja) * 2008-01-31 2009-08-13 Nissan Motor Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPH0793327B2 (ja) 1995-10-09

Similar Documents

Publication Publication Date Title
US4023725A (en) Semiconductor device manufacture
US20240088087A1 (en) Electronic device with multi-layer contact and system
JP2983486B2 (ja) ろう材料層を有する半導体基体
US4151545A (en) Semiconductor electric circuit device with plural-layer aluminum base metallization
CN113140537A (zh) 功率半导体器件和用于制造功率半导体器件的方法
JPH034030Y2 (ja)
JPH01160025A (ja) 半導体装置
JPS6395661A (ja) 半導体素子電極
JPS5936425B2 (ja) 中間層を有するリ−ドフレ−ム構造
JPS592175B2 (ja) 半導体装置
CA1153128A (en) Electrical circuit assemblies
JPS6218060A (ja) 半導体装置
JPS60110127A (ja) 積層金属電極を有する半導体装置
JP2003068674A (ja) 半導体装置及びその製造方法
JPS6129142B2 (ja)
JPH0671105B2 (ja) 磁電変換素子の製造方法
JPS5928070B2 (ja) 半導体変位変換器
JP2526534Y2 (ja) シヨツトキバリアダイオ−ド素子
JPS63234562A (ja) 半導体装置の電極
JPH10163397A (ja) 半導体装置用リードフレームの製造方法
JPS61134063A (ja) 半導体装置
JPS6124820B2 (ja)
JPH09275176A (ja) 樹脂封止型半導体装置
JPS6319892A (ja) 半導体レ−ザ
JPS6057219B2 (ja) 半導体装置