JPS60110127A - 積層金属電極を有する半導体装置 - Google Patents
積層金属電極を有する半導体装置Info
- Publication number
- JPS60110127A JPS60110127A JP58217381A JP21738183A JPS60110127A JP S60110127 A JPS60110127 A JP S60110127A JP 58217381 A JP58217381 A JP 58217381A JP 21738183 A JP21738183 A JP 21738183A JP S60110127 A JPS60110127 A JP S60110127A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- electrode
- electrode structure
- rear surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
- H10W72/07336—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置特にその電極構造に係わる。
背景技術とその問題点
半導体装置、例えば単体のトランジスタにおいては、通
電第１図に不ずようにコレクタとなるシリコンＳｉ半導
体基体（１）の−の面上にベース領域（２）及びエミッ
タ領域（３）が形成され、ベース電極Ｂ及びエミッタ電
極Ｅが上面に形成されると共に裏面にコレクタ電極Ｃが
形成され、このコレクタ電極Ｃが所定のヘラグー（４）
の導電層（５）に直接半田（６）を介し°Ｃ取付けられ
るようになされζいる。
電第１図に不ずようにコレクタとなるシリコンＳｉ半導
体基体（１）の−の面上にベース領域（２）及びエミッ
タ領域（３）が形成され、ベース電極Ｂ及びエミッタ電
極Ｅが上面に形成されると共に裏面にコレクタ電極Ｃが
形成され、このコレクタ電極Ｃが所定のヘラグー（４）
の導電層（５）に直接半田（６）を介し°Ｃ取付けられ
るようになされζいる。
従来、このヘラグーに直接半田付すされる電極、この場
合は、コレクタ電極Ｃの電極構造は、シリコン基体（１
１の裏面に、Ａｓを含む＾ｕ１−即ち篩を主体とする層
（８）、Ｔｉ層（９）、Ｎｉ層叫が順次積層された電極
構造（１１）より成る。（７）はＳｉ基体表面に形成さ
れた５ｉ０２等の表面安定化の絶縁層である。
合は、コレクタ電極Ｃの電極構造は、シリコン基体（１
１の裏面に、Ａｓを含む＾ｕ１−即ち篩を主体とする層
（８）、Ｔｉ層（９）、Ｎｉ層叫が順次積層された電極
構造（１１）より成る。（７）はＳｉ基体表面に形成さ
れた５ｉ０２等の表面安定化の絶縁層である。
上述の電極構造による場合、次に述べる欠点がある。
即ら、この場合、＾Ｕを主体とする層（８）と、Ｔｉ層
（９）とが相互に拡散し易く、従って篩−Ｔｉ拡散層と
、Ｎｉ層叫との間に機械的歪みが集中し、ここに剥離が
発生し易いこと、更にＳｉ基体と、Ａｕを主体とする層
（８）との共晶合金１−が得難く、Ｓｉ基体に対する接
触抵抗に異常を来し易く、特性にばらつきを生じさせる
場合があるということである。
（９）とが相互に拡散し易く、従って篩−Ｔｉ拡散層と
、Ｎｉ層叫との間に機械的歪みが集中し、ここに剥離が
発生し易いこと、更にＳｉ基体と、Ａｕを主体とする層
（８）との共晶合金１−が得難く、Ｓｉ基体に対する接
触抵抗に異常を来し易く、特性にばらつきを生じさせる
場合があるということである。
発明の目的
本発明は、上述した欠点を解消し、Ｓｉ基体に対し電気
的接触特性にすぐれ、機械的特性及び温度特性の良い、
経時変化がない安定した電極構造を得んとするものであ
る。
的接触特性にすぐれ、機械的特性及び温度特性の良い、
経時変化がない安定した電極構造を得んとするものであ
る。
発明の概要
本発明はシリコンＳｉ領域上に順次金＾Ｕを主体とする
第１の層と、銀Ａｇより成る第２の層と、ニッケルＮｉ
より成る第３の層と、更に金＾Ｕまたは銀へｇより成る
第３の層とを順次積層した電極構造とする。
第１の層と、銀Ａｇより成る第２の層と、ニッケルＮｉ
より成る第３の層と、更に金＾Ｕまたは銀へｇより成る
第３の層とを順次積層した電極構造とする。
実施例
第２図を参照して本発明の詳細な説明する。第２図にお
いて第１図と対応する部分には同一符号を付して重複説
明を省略する。
いて第１図と対応する部分には同一符号を付して重複説
明を省略する。
半導体素子、この例ではトランジスタが形成されたＳｉ
基体（１）の裏面（即ちコレクタ電極側）を除いた他の
表向をワックス、レジスト等によっ”ζ覆っ°Ｃ保護し
、基体（１１の裏面をグラインダー及びエツチングによ
り所定の厚さに加工する。そして、この裏面を洗浄面と
し、基体（１１の、この裏面に、＾Ｓを０．３原子％含
むＡｕｊｉｉｉ （第１のＪ＃） （２１）を蒸着し、
これの」二に八ｇＪｔｉｉ （第２の層） （２２）
、 Ｎｉ層（第３の層） （２３） 、史に＾ｕ１−（
第４のＪｉｉ！ ）（２４）を順次例えばエレクトロン
ビーム加熱により蒸着して、これらが積層ささた電極構
造体（２５）を形成する。そしてこの電極構造体（２５
）を有する基体（１１を、不活性ガス中で３８０〜４０
０℃で数分〜数十分間熱処理し、ごれをコレクタ電極Ｃ
とする。
基体（１）の裏面（即ちコレクタ電極側）を除いた他の
表向をワックス、レジスト等によっ”ζ覆っ°Ｃ保護し
、基体（１１の裏面をグラインダー及びエツチングによ
り所定の厚さに加工する。そして、この裏面を洗浄面と
し、基体（１１の、この裏面に、＾Ｓを０．３原子％含
むＡｕｊｉｉｉ （第１のＪ＃） （２１）を蒸着し、
これの」二に八ｇＪｔｉｉ （第２の層） （２２）
、 Ｎｉ層（第３の層） （２３） 、史に＾ｕ１−（
第４のＪｉｉ！ ）（２４）を順次例えばエレクトロン
ビーム加熱により蒸着して、これらが積層ささた電極構
造体（２５）を形成する。そしてこの電極構造体（２５
）を有する基体（１１を、不活性ガス中で３８０〜４０
０℃で数分〜数十分間熱処理し、ごれをコレクタ電極Ｃ
とする。
この基体（１１は、例えばヘッダー（４）上の導電層（
５）に半田箔（６）を介し′ζ加熱しζろう付けによる
いわゆるグイボンドを行う。
５）に半田箔（６）を介し′ζ加熱しζろう付けによる
いわゆるグイボンドを行う。
上述の構成におい°ζ、＾Ｕを主体とする１Ｍ（２１）
は、その厚さを０．３〜０．４μｍに選定することが望
ましい。これはその厚さが０．３μｍ未満では、Ｓｉと
の接触抵抗が大となるおそれが生じ、０．４μｍを越え
ζも特別の利益がなく、材料費が商く、また電極の厚さ
が大となるごとによる抵抗の増大を招来するに過ぎない
ことによる。
は、その厚さを０．３〜０．４μｍに選定することが望
ましい。これはその厚さが０．３μｍ未満では、Ｓｉと
の接触抵抗が大となるおそれが生じ、０．４μｍを越え
ζも特別の利益がなく、材料費が商く、また電極の厚さ
が大となるごとによる抵抗の増大を招来するに過ぎない
ことによる。
また、６８層（２２）は、０．２〜０．７μｍの厚さに
選定することが望ましい。これは、０．２μｍ未満では
、６１層（２１）と、Ｎｉ層（２３） との間に相互拡
散が生じるおそれが出°（来ること、０．７μｍを超え
ても特別の利益はなく電極全体の厚さが大になって電極
における抵抗の増大化を招来するに過ぎないことによる
。
選定することが望ましい。これは、０．２μｍ未満では
、６１層（２１）と、Ｎｉ層（２３） との間に相互拡
散が生じるおそれが出°（来ること、０．７μｍを超え
ても特別の利益はなく電極全体の厚さが大になって電極
における抵抗の増大化を招来するに過ぎないことによる
。
更に、Ｎｉ層（２３）（７）厚さは、０．２〜０．７
、ｃｒｍ（７）厚さに選定することが望ましい。これは
０．２μｍ未満では上述したグイボンドに際して半田へ
のとけこみによる消失、したがって安定性を低めるおそ
れがあり、０．７μｍを越え°Ｃもこれによる特別の利
益はなく、同様に抵抗の増大化を招来するに過ぎないこ
とによる。
、ｃｒｍ（７）厚さに選定することが望ましい。これは
０．２μｍ未満では上述したグイボンドに際して半田へ
のとけこみによる消失、したがって安定性を低めるおそ
れがあり、０．７μｍを越え°Ｃもこれによる特別の利
益はなく、同様に抵抗の増大化を招来するに過ぎないこ
とによる。
Ａｕ層（２４）は、ＮｉＪＭ （２３）の表面の酸化を
防止するためのものであってその厚さは０．１μｍ以下
でよい。
防止するためのものであってその厚さは０．１μｍ以下
でよい。
尚、第２図に示した例では、本発明をトランジスタのコ
レクタ電極に適用した場合であるが、他の各種の半導体
装置に適用することもできるものである。第３図に、本
発明を縦型構造による接合型電界効果トランジスタＦＥ
Ｔのグイボンドされるべきドレイン電極に適用する場合
の一例を示す。
レクタ電極に適用した場合であるが、他の各種の半導体
装置に適用することもできるものである。第３図に、本
発明を縦型構造による接合型電界効果トランジスタＦＥ
Ｔのグイボンドされるべきドレイン電極に適用する場合
の一例を示す。
この例では、シリコン基体（１）が、低抵抗サプストレ
イト（３１）上に比較的ＩＧ＋抵抗エピタキシャル５ｉ
Ｉｎ （３２）より成り、この基体領域をドレイン領域
とし、これの上にゲート領域（３３）が選択的に形成さ
れると共にソース領域（３４）が形成され′ζ各領域（
３３）及び（３４）上にゲート電極Ｇ及びソース電極Ｓ
がオーミックに被着されるものであり、基体（１）の裏
面に本発明の電極構造体（２５）によるドレイン電極り
が形成された構成を有する。第３図において第２図と対
応する部分には同一符号を付し゛ζ車複説明を省略する
。
イト（３１）上に比較的ＩＧ＋抵抗エピタキシャル５ｉ
Ｉｎ （３２）より成り、この基体領域をドレイン領域
とし、これの上にゲート領域（３３）が選択的に形成さ
れると共にソース領域（３４）が形成され′ζ各領域（
３３）及び（３４）上にゲート電極Ｇ及びソース電極Ｓ
がオーミックに被着されるものであり、基体（１）の裏
面に本発明の電極構造体（２５）によるドレイン電極り
が形成された構成を有する。第３図において第２図と対
応する部分には同一符号を付し゛ζ車複説明を省略する
。
今、第３図で説明したＦＥＴにおいζ、Ｓｉ基体（１１
の厚さを１９０μｍ、＾Ｕを主体とする層（２１）とし
°Ｃ厚さ０．３μｍの＾Ｕ単体層を用い、６８層（２２
）とし°ζその厚さを０．６μｍ、Ｎｉ層（２３）とし
ζその厚さを０．５μｆｎ、６１層（２４）としζその
厚さを０．０５μｍとした多数のＦＥＴを作製し、各ロ
ット毎に、そのドレイン・ソース間電圧Ｖｏｓ＝ ＩＯ
Ｖ、ドレイン電圧Ｉ。＝−２Ａとし”ζ、これにゲート
・ソース間に電流１Ｍ−３１１八を０．１秒間流したと
きのゲート・ソース間電圧の変化分ΔＶＧ！ｌを測定し
た結果を夫々第４図、第５図及び第６図に示す。また第
７図、第８図及び第９図に第１図で説明した従来の積１
ｔ＃′ｆｌｉ極構造をドレイン電極とした場合の、同様
の各ロットの同様の測定結果を示す。
の厚さを１９０μｍ、＾Ｕを主体とする層（２１）とし
°Ｃ厚さ０．３μｍの＾Ｕ単体層を用い、６８層（２２
）とし°ζその厚さを０．６μｍ、Ｎｉ層（２３）とし
ζその厚さを０．５μｆｎ、６１層（２４）としζその
厚さを０．０５μｍとした多数のＦＥＴを作製し、各ロ
ット毎に、そのドレイン・ソース間電圧Ｖｏｓ＝ ＩＯ
Ｖ、ドレイン電圧Ｉ。＝−２Ａとし”ζ、これにゲート
・ソース間に電流１Ｍ−３１１八を０．１秒間流したと
きのゲート・ソース間電圧の変化分ΔＶＧ！ｌを測定し
た結果を夫々第４図、第５図及び第６図に示す。また第
７図、第８図及び第９図に第１図で説明した従来の積１
ｔ＃′ｆｌｉ極構造をドレイン電極とした場合の、同様
の各ロットの同様の測定結果を示す。
これらを比較して明らかなように、従来構造のものは、
各ロット内で、特性が大きく相違するものが存在してル
）るに比し、本発明の場合、ΔＶＧＳが比較的均一化さ
れている。
各ロット内で、特性が大きく相違するものが存在してル
）るに比し、本発明の場合、ΔＶＧＳが比較的均一化さ
れている。
発明の効果
上述したように、本発明によれば、安定した特性の半導
体装置を得ることができ、また機械的強度にすぐれた電
極構造を得ることができた。これは、冒頭に述べた従来
構造のもののように、金属、層相ＪＬの拡散に基いて＾
ＵとＳｉの共晶１−の形成が阻害されたり歪の集中が生
じたりすることが回避されたことによるためと思われる
。
体装置を得ることができ、また機械的強度にすぐれた電
極構造を得ることができた。これは、冒頭に述べた従来
構造のもののように、金属、層相ＪＬの拡散に基いて＾
ＵとＳｉの共晶１−の形成が阻害されたり歪の集中が生
じたりすることが回避されたことによるためと思われる
。
Ｎ１図は従来の半導体装置の拡大ｗｉ向図、第２図及び
第３図は夫々本発明装置の各側の拡大断面図、第４図〜
第９図は夫々特性の分布を承ず図である。 （１）はシリコン基体、（２■）〜（２４）は第１〜第
第１図 第２図 第３図 手続補正書 昭和５９年 １月 ９目 １、中１件の表小 昭和５８年特許願第２１７３８１ 号 ２、定明の名称 積層金属電極を有する半導体装置 ３、浦１１をする名 °１沖１との関係 ＃、ｒ 、ｉ１１出願人ｆ１．所
東ｊ；（部品用区北品用６１″１１７番３５シシ”名称
＋２１８１ ソニー株式会社 代表取綿役 人 ｒ′（リ１１ 雄 ４、代 理 人 東京都ｉ′）１宿区西覇宿ＩＴ１．−
１８番１号（石？：・田゛ル）１１ Ｌ重工；耶、（０
３１３４３５８２１（代入）（３３８８ｉ 弁理士 伊
藤 貞 ５、ｒ＋ｌｉ −１１’、 １ｒｉｒ令）ＩＩ伺 昭和
＜＋ｔ 月１−１６、 ？ｌｌｌ ＋「ニヨ’） Ｊ
’ｌ”１ＪＪｌｉ４− ／’、、） ’５１明（１）’
ｆｌ（１） 明細書中、特約−結水の軸回を別紙のよう
に抽圧する。 （２） 明細書中、番２頁、３行ｒ Ａｓを含む」を「
Ａｕ層又はＡｓを含む」と訂正する。 （３）同、第３頁４行「更に金Ａｕ Ｊを［更に８’ｌ
１３に応じて金Ａｕ Ｊと訂正する。 （４） 同、同頁、５行「第３の層」を「第４の層」と
訂正する。 （５）同、同頁、１６行［基体（１１の、この裏面」を
［基体（１）がＮ型基体の場合、その裏面」と訂正する
。 （６） 同、第４頁、１行「積層ささた」を［積層され
たＪと訂正する。 （力 回、同頁、２行「成する。」の次に「ここに第４
の層０４１は、彼の組立工程等で酸化性雰囲気中での加
熱工程を伴う場合に積層しておくものとする。」を加入
する。 （８）同、同頁、１７行ｒＡＩ！（２１）Ｊをｒ Ａｕ
を主体とする層（２１１Ｊと訂正する。 （９） 同、第６頁、９行ｒ ８ｉ基体」を「Ｐ型の基
体からなるＳｉ基体」と訂正する。 αＱ 同、同頁、１２行［０，６ｔｉｍ Ｊ ’、ｔ
ｒ ０．５ μｒｎ Ｊと訂正する。 αυ 同、同頁、１６行［電圧１０を「電流Ｉｎ Ｊと
訂正する。 以 上 特許請求の範囲 シリコン領域上に１１重合金主体とする第１０層銀より
成る第２の層、ニッケルより成る第３の屡か順次被着さ
れてなる積層金属電極を有する半導体装置。
第３図は夫々本発明装置の各側の拡大断面図、第４図〜
第９図は夫々特性の分布を承ず図である。 （１）はシリコン基体、（２■）〜（２４）は第１〜第
第１図 第２図 第３図 手続補正書 昭和５９年 １月 ９目 １、中１件の表小 昭和５８年特許願第２１７３８１ 号 ２、定明の名称 積層金属電極を有する半導体装置 ３、浦１１をする名 °１沖１との関係 ＃、ｒ 、ｉ１１出願人ｆ１．所
東ｊ；（部品用区北品用６１″１１７番３５シシ”名称
＋２１８１ ソニー株式会社 代表取綿役 人 ｒ′（リ１１ 雄 ４、代 理 人 東京都ｉ′）１宿区西覇宿ＩＴ１．−
１８番１号（石？：・田゛ル）１１ Ｌ重工；耶、（０
３１３４３５８２１（代入）（３３８８ｉ 弁理士 伊
藤 貞 ５、ｒ＋ｌｉ −１１’、 １ｒｉｒ令）ＩＩ伺 昭和
＜＋ｔ 月１−１６、 ？ｌｌｌ ＋「ニヨ’） Ｊ
’ｌ”１ＪＪｌｉ４− ／’、、） ’５１明（１）’
ｆｌ（１） 明細書中、特約−結水の軸回を別紙のよう
に抽圧する。 （２） 明細書中、番２頁、３行ｒ Ａｓを含む」を「
Ａｕ層又はＡｓを含む」と訂正する。 （３）同、第３頁４行「更に金Ａｕ Ｊを［更に８’ｌ
１３に応じて金Ａｕ Ｊと訂正する。 （４） 同、同頁、５行「第３の層」を「第４の層」と
訂正する。 （５）同、同頁、１６行［基体（１１の、この裏面」を
［基体（１）がＮ型基体の場合、その裏面」と訂正する
。 （６） 同、第４頁、１行「積層ささた」を［積層され
たＪと訂正する。 （力 回、同頁、２行「成する。」の次に「ここに第４
の層０４１は、彼の組立工程等で酸化性雰囲気中での加
熱工程を伴う場合に積層しておくものとする。」を加入
する。 （８）同、同頁、１７行ｒＡＩ！（２１）Ｊをｒ Ａｕ
を主体とする層（２１１Ｊと訂正する。 （９） 同、第６頁、９行ｒ ８ｉ基体」を「Ｐ型の基
体からなるＳｉ基体」と訂正する。 αＱ 同、同頁、１２行［０，６ｔｉｍ Ｊ ’、ｔ
ｒ ０．５ μｒｎ Ｊと訂正する。 αυ 同、同頁、１６行［電圧１０を「電流Ｉｎ Ｊと
訂正する。 以 上 特許請求の範囲 シリコン領域上に１１重合金主体とする第１０層銀より
成る第２の層、ニッケルより成る第３の屡か順次被着さ
れてなる積層金属電極を有する半導体装置。
Claims (1)
- シリコン領域上に順次金を主体とする第１の層、銀より
成る第２の層、ニッケルより成る第３の層、更に金また
は銀より成る第４の層が順次被着されζなる積層金属電
橋を有する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58217381A JPS60110127A (ja) | 1983-11-18 | 1983-11-18 | 積層金属電極を有する半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58217381A JPS60110127A (ja) | 1983-11-18 | 1983-11-18 | 積層金属電極を有する半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60110127A true JPS60110127A (ja) | 1985-06-15 |
Family
ID=16703280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58217381A Pending JPS60110127A (ja) | 1983-11-18 | 1983-11-18 | 積層金属電極を有する半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60110127A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6222446A (ja) * | 1985-07-22 | 1987-01-30 | Rohm Co Ltd | オ−ミツク電極の形成方法 |
| JP2003059860A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置 |
| WO2008050251A1 (en) * | 2006-10-23 | 2008-05-02 | Nxp B.V. | Backside wafer contact structure and method of forming the same |
| CN104733418A (zh) * | 2013-12-24 | 2015-06-24 | 恩智浦有限公司 | 管芯基板组装及其方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52129376A (en) * | 1976-04-23 | 1977-10-29 | Sony Corp | Semiconductor device having laminated metal electrode |
| JPS56167339A (en) * | 1980-05-26 | 1981-12-23 | Takehiko Yasuda | Electronic parts equipped with gold conductive layer |
-
1983
- 1983-11-18 JP JP58217381A patent/JPS60110127A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52129376A (en) * | 1976-04-23 | 1977-10-29 | Sony Corp | Semiconductor device having laminated metal electrode |
| JPS56167339A (en) * | 1980-05-26 | 1981-12-23 | Takehiko Yasuda | Electronic parts equipped with gold conductive layer |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6222446A (ja) * | 1985-07-22 | 1987-01-30 | Rohm Co Ltd | オ−ミツク電極の形成方法 |
| JP2003059860A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置 |
| WO2008050251A1 (en) * | 2006-10-23 | 2008-05-02 | Nxp B.V. | Backside wafer contact structure and method of forming the same |
| CN104733418A (zh) * | 2013-12-24 | 2015-06-24 | 恩智浦有限公司 | 管芯基板组装及其方法 |
| EP2889903A1 (en) * | 2013-12-24 | 2015-07-01 | Nxp B.V. | Die with a multilayer backside interface layer for solder bonding to a substrate and corresponding manufacturing method |
| US9324674B2 (en) | 2013-12-24 | 2016-04-26 | Ampleon Netherlands B.V. | Die substrate assembly and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3339274A (en) | Top contact for surface protected semiconductor devices | |
| US2842831A (en) | Manufacture of semiconductor devices | |
| US3200490A (en) | Method of forming ohmic bonds to a germanium-coated silicon body with eutectic alloyforming materials | |
| US4042951A (en) | Gold-germanium alloy contacts for a semiconductor device | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| JPH0439956A (ja) | 半導体装置およびその製造方法 | |
| JP5593619B2 (ja) | ショットキーバリアダイオードとその製造方法 | |
| JPS6141135B2 (ja) | ||
| US3748543A (en) | Hermetically sealed semiconductor package and method of manufacture | |
| JPS61220344A (ja) | 半導体装置の製造方法 | |
| JPS5936425B2 (ja) | 中間層を有するリ−ドフレ−ム構造 | |
| KR0146356B1 (ko) | 브레이징재 | |
| JPS592175B2 (ja) | 半導体装置 | |
| JPS6010674A (ja) | 半導体素子の製造方法 | |
| JPS6038823A (ja) | 半導体装置 | |
| JPH01501027A (ja) | 半導体構成要素 | |
| JPS63234562A (ja) | 半導体装置の電極 | |
| JPH01160025A (ja) | 半導体装置 | |
| JPS61156825A (ja) | 半導体装置 | |
| JPS5941867A (ja) | 貫通穴を有するセラミックス部品の製造方法 | |
| JPH03238865A (ja) | 半導体素子 | |
| JPS5917971B2 (ja) | 半導体装置 | |
| JP2697162B2 (ja) | 半導体装置 | |
| JPS63202031A (ja) | 半導体装置 | |
| JPS6142147A (ja) | 半導体装置 |