JPH01161477A - ベクトル演算処理装置 - Google Patents
ベクトル演算処理装置Info
- Publication number
- JPH01161477A JPH01161477A JP31958987A JP31958987A JPH01161477A JP H01161477 A JPH01161477 A JP H01161477A JP 31958987 A JP31958987 A JP 31958987A JP 31958987 A JP31958987 A JP 31958987A JP H01161477 A JPH01161477 A JP H01161477A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- register file
- central processing
- vector
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明はベクトル演算処理装置に関し、特に中央処理装
置の制御下にあってこの中央処理装置と並行して演算処
理可能なベクトル演算処理装置に関する。
置の制御下にあってこの中央処理装置と並行して演算処
理可能なベクトル演算処理装置に関する。
従来技術
従来、この種のベクトル演算処理装置は例えば第４図の
様な構成となっている。図において、レジスタファイル
１はオペランドを中央処理装置５０から受取ったり、演
算結果を書込むために使われるものであり、６４ビット
幅となっている。
様な構成となっている。図において、レジスタファイル
１はオペランドを中央処理装置５０から受取ったり、演
算結果を書込むために使われるものであり、６４ビット
幅となっている。
このレジスタファイル１はＢＦエ （１ａ）とＢＦ２（
１ｂ）の２つに分かれており、それぞれ２ワードずつあ
って、現在実行中の演算のほかに次の演算のオペランド
も受取っておくことができるようになっている。また、
このレジスタファイル１は書込アドレスと読出しアドレ
スを独立に有しているものとする。
１ｂ）の２つに分かれており、それぞれ２ワードずつあ
って、現在実行中の演算のほかに次の演算のオペランド
も受取っておくことができるようになっている。また、
このレジスタファイル１は書込アドレスと読出しアドレ
スを独立に有しているものとする。
オペランドポインタレジスタ（ＡＤ）２はレジスタファ
イル１の読出しアドレスを示すレジスタであり、これに
よって読出されたデータは演算器６に入力されるととも
に、中央処理装置５ｏにも送られる。
イル１の読出しアドレスを示すレジスタであり、これに
よって読出されたデータは演算器６に入力されるととも
に、中央処理装置５ｏにも送られる。
レジスタファイル切換えフリッフリロップ（ＩＩＤ）３
は中央処理装置５０からのオペランド受取りバソファと
してＢＦｌ （ｌａ）とＢＦ２（ｌｂ） とを演算１
回ごとに切換えるだめのフリップフロップである。ｌＩ
Ｄ３が１０１のときＢＦ□にロードされ、ｌＩＤ３が１
１１のときＢＦ２にロードされる。
は中央処理装置５０からのオペランド受取りバソファと
してＢＦｌ （ｌａ）とＢＦ２（ｌｂ） とを演算１
回ごとに切換えるだめのフリップフロップである。ｌＩ
Ｄ３が１０１のときＢＦ□にロードされ、ｌＩＤ３が１
１１のときＢＦ２にロードされる。
アンダロード可フリップフロップ（ＵＮＬ）４はベクト
ル演算処理装置５１が演算結果をレジスタファイル１に
書込んだときに１となり、中央処理装置５０がその演算
結果を受取ったときＯとなるフリップフロップである。
ル演算処理装置５１が演算結果をレジスタファイル１に
書込んだときに１となり、中央処理装置５０がその演算
結果を受取ったときＯとなるフリップフロップである。
演算器６は加減乗除算等の演算を実行する回路である。
制御部７は各種レジスタのセット・ホールド、レジスタ
ファイル１の書込アドレス、ライトイネーブル生成回路
５、演算器６、セレクタ１４等の制御を行なう回路でる
る。
ファイル１の書込アドレス、ライトイネーブル生成回路
５、演算器６、セレクタ１４等の制御を行なう回路でる
る。
いま、次式のようなベクトル演算を例にとって動作を説
明する。
明する。
Ｖｉ＋−Ａｉ Ｘ Ｂｉ （ｉ ＝１〜ｎ ）この式
の意味するところは、中央処理装置５０からベクトル演
算処理装置５１にＡｉとＢｉとの２つのオペランドを送
シ、両オペランドの乗算実行後結果を中央処理装置５０
へ送るという演算を複数組のオペランドについて連続的
に実行する演算である。
の意味するところは、中央処理装置５０からベクトル演
算処理装置５１にＡｉとＢｉとの２つのオペランドを送
シ、両オペランドの乗算実行後結果を中央処理装置５０
へ送るという演算を複数組のオペランドについて連続的
に実行する演算である。
このベクトル命令の実行に入ると、゛まず中央処理装置
５０は１組目のオペランドＡｌ ｔ Ｂ１をセレクタ１
４を介してベクトル演算処理装置５１のレジスタファイ
ル（ＢＦｘ）ｌａに送り込む。ベクトル演算処理装置５
１はオペランドが供給されると直に１回目の乗算を開始
する。中央処理装置５０は１組目のオペランドに引き続
き２組目のオペランドＡ２１Ｂｊ！をｌＩＤ３０反転に
よってレジスタファイル（ＢＦ２）ｌｂに送込む。そし
て１回目の乗算の結果を受取るために、ベクトル演算処
理装置５１の演算終了を待つ。
５０は１組目のオペランドＡｌ ｔ Ｂ１をセレクタ１
４を介してベクトル演算処理装置５１のレジスタファイ
ル（ＢＦｘ）ｌａに送り込む。ベクトル演算処理装置５
１はオペランドが供給されると直に１回目の乗算を開始
する。中央処理装置５０は１組目のオペランドに引き続
き２組目のオペランドＡ２１Ｂｊ！をｌＩＤ３０反転に
よってレジスタファイル（ＢＦ２）ｌｂに送込む。そし
て１回目の乗算の結果を受取るために、ベクトル演算処
理装置５１の演算終了を待つ。
ベクトル演算処理装置５１で１回目の乗算の結果がセレ
クタ１４を介してレジスタファイル１に書込まれると、
書込んだアドレスがＡＤレジスタ２にセットされＵＮＬ
フリップフロップ４が１１１となる。中央処理装置５０
はＵＮＬフリップフロップ４がｍｉｓになったことによ
って、ＡＤレジスタ２でアドレスされるレジスタファイ
ルの値を受取り、終了するとＵＮＬフリップフロップ４
を１０１にする。ベクトル演算処理装置５１はＵＮＬフ
リップフロップ４が１０１になったことによって、次の
２組目の演算のために、ＡＤレジスタ２をセットして実
行を開始する。
クタ１４を介してレジスタファイル１に書込まれると、
書込んだアドレスがＡＤレジスタ２にセットされＵＮＬ
フリップフロップ４が１１１となる。中央処理装置５０
はＵＮＬフリップフロップ４がｍｉｓになったことによ
って、ＡＤレジスタ２でアドレスされるレジスタファイ
ルの値を受取り、終了するとＵＮＬフリップフロップ４
を１０１にする。ベクトル演算処理装置５１はＵＮＬフ
リップフロップ４が１０１になったことによって、次の
２組目の演算のために、ＡＤレジスタ２をセットして実
行を開始する。
上述した従来のベクトル演算処理装置においては、ベク
トル演算処理装置で演算が終了して結果をレジスタファ
イルに書き、ＵＮＬフリップフロップ４が１１１にセッ
トされ、ＡＤレジスタ２に演算結果が書かれたレジスタ
ファイルのアドレスがセットされると、このＡＤレジス
タ２で指示されたレジスタファイルのデータを中央処理
装置が受取るようになっているので、中央処理装置がこ
の演算結果を受取り終るまで、ＡＤレジスタ２の値ヲ壊
すことはできない。よって、ベクトル演算装置ばＡＤレ
ジスタ２で次のオペランドアドレスを指示して演算を開
始するということができない。すなわち、中央処理装置
が演算結果を受取シ終シ、ＵＮＬフリップフロップがｌ
Ｏ“になるまでの間、ベクトル演算処理装置は演算動作
を停止しなければならないという欠点がある。
トル演算処理装置で演算が終了して結果をレジスタファ
イルに書き、ＵＮＬフリップフロップ４が１１１にセッ
トされ、ＡＤレジスタ２に演算結果が書かれたレジスタ
ファイルのアドレスがセットされると、このＡＤレジス
タ２で指示されたレジスタファイルのデータを中央処理
装置が受取るようになっているので、中央処理装置がこ
の演算結果を受取り終るまで、ＡＤレジスタ２の値ヲ壊
すことはできない。よって、ベクトル演算装置ばＡＤレ
ジスタ２で次のオペランドアドレスを指示して演算を開
始するということができない。すなわち、中央処理装置
が演算結果を受取シ終シ、ＵＮＬフリップフロップがｌ
Ｏ“になるまでの間、ベクトル演算処理装置は演算動作
を停止しなければならないという欠点がある。
発明の目的
本発明の目的は、中央処理装置が演算結果を受取シ終ろ
のを待つことなく次の演算実行を開始できるようにした
ベクトル演算処理装置を提供することである。
のを待つことなく次の演算実行を開始できるようにした
ベクトル演算処理装置を提供することである。
発明の構成
本発明によれば、中央処理装置の制御下にあってこの中
央処理装置とは独立して演算実行可能で独自のマイクロ
プログラムを備えたベクトル演算処理装置であって、演
算のオペランドと演算結果とを保持可能でかつ互いに独
立して書込み読出し自在な２組のレジスタファイルと、
この２組のレジスタファイルに対して書込み読出しを夫
々択一的π制御する制御手段とを有することを特徴とす
るベクトル演算処理装置が得られる。
央処理装置とは独立して演算実行可能で独自のマイクロ
プログラムを備えたベクトル演算処理装置であって、演
算のオペランドと演算結果とを保持可能でかつ互いに独
立して書込み読出し自在な２組のレジスタファイルと、
この２組のレジスタファイルに対して書込み読出しを夫
々択一的π制御する制御手段とを有することを特徴とす
るベクトル演算処理装置が得られる。
実施例
以下に本発明の実施例について図面を参照して詳細に説
明する。
明する。
第１図は、本発明の一実施例のブロック図である。レジ
スタファイル（ＢＦＩ）ｌａおよび（ＢＦ２）１ｂは独
立しておシ、おのおの６４ピツト２ワードのレジスタフ
ァイルであ）、それぞれにライトアドレス、ライトイネ
ーブルおよびリードアドレスレジスタ（ＡＤＡ）２ａと
（ＡＤＨ）２ｂとを有している。
スタファイル（ＢＦＩ）ｌａおよび（ＢＦ２）１ｂは独
立しておシ、おのおの６４ピツト２ワードのレジスタフ
ァイルであ）、それぞれにライトアドレス、ライトイネ
ーブルおよびリードアドレスレジスタ（ＡＤＡ）２ａと
（ＡＤＨ）２ｂとを有している。
ライトイネーブル生成回路５ａはレジスタファイル（Ｂ
Ｆｌ）ｌａと（ＢＦ２）ｌｂそれぞれのライトイネーブ
ル信号を生成する回路であシ、その詳細を第２図に示す
。第２図において、信号線１０１ は中央処理装置５０
からのレジスタファイル書込指示信号、信号線１０２は
ベクトル演算処理装置５１からのレジスタファイル書込
指示信号である。信号線１０６ はレジスタファイル（
ＢＦｌ）１ａのライトイネーブル信号、信号線１０７は
レジスタファイル（ＢＦ２）ｌｂのライトイネーブル信
号である。
Ｆｌ）ｌａと（ＢＦ２）ｌｂそれぞれのライトイネーブ
ル信号を生成する回路であシ、その詳細を第２図に示す
。第２図において、信号線１０１ は中央処理装置５０
からのレジスタファイル書込指示信号、信号線１０２は
ベクトル演算処理装置５１からのレジスタファイル書込
指示信号である。信号線１０６ はレジスタファイル（
ＢＦｌ）１ａのライトイネーブル信号、信号線１０７は
レジスタファイル（ＢＦ２）ｌｂのライトイネーブル信
号である。
第１図に戻り、レジスタファイル入力データ選択信号生
成回路８は、レジスタファイルＢＦ、 およびＢＦ２０
入力として中央処理装置からのオペランドかベクトル演
算処理装置での演算結果かのどちらかを選択する信号を
生成する回路であり、セレクタ１０．１１を制御する。
成回路８は、レジスタファイルＢＦ、 およびＢＦ２０
入力として中央処理装置からのオペランドかベクトル演
算処理装置での演算結果かのどちらかを選択する信号を
生成する回路であり、セレクタ１０．１１を制御する。
その詳細を第３図に示す。第３図において、信号線１０
４はレジスタファイル（ＢＦＩ）ｌａの入力選択信号で
あり、信号線１０５はレジスタファイル（ＢＦ、）ｌｂ
の入力選択信号である。両信号とも論理１で中央処理装
置からの信号が選ばれる。
４はレジスタファイル（ＢＦＩ）ｌａの入力選択信号で
あり、信号線１０５はレジスタファイル（ＢＦ、）ｌｂ
の入力選択信号である。両信号とも論理１で中央処理装
置からの信号が選ばれる。
再び第１図に戻Ｊ、ＩＩＤフリップフロップ３は中央処
理装置がレジスタファイルを読書きするときのＢＦ、、
ＢＦ２の切換えに使用されるのに対して、レジスタファ
イル切換えフリップフロップ（ＩＩＤ２）９は、ベクト
ル演算処理装置がレジスタファイルを読書きするときの
ＢＦ、 、 ＢＰ、（７）切換えに使用される。
理装置がレジスタファイルを読書きするときのＢＦ、、
ＢＦ２の切換えに使用されるのに対して、レジスタファ
イル切換えフリップフロップ（ＩＩＤ２）９は、ベクト
ル演算処理装置がレジスタファイルを読書きするときの
ＢＦ、 、 ＢＰ、（７）切換えに使用される。
レジスタファイルｌａ、Ｉｂの両川力はセレクタ１２．
１３の各２人力とされ、セレクタ１２はＩＩＤフリップ
フロップ３によ多制御されてその選択出力は中央処理装
置へ供給される。セレクタ１３はｌＩＤ２フリツプフロ
ツプ９により制御されてその選択出力は演算器６へ供給
される。他の構成は第４図の例と同様である。
１３の各２人力とされ、セレクタ１２はＩＩＤフリップ
フロップ３によ多制御されてその選択出力は中央処理装
置へ供給される。セレクタ１３はｌＩＤ２フリツプフロ
ツプ９により制御されてその選択出力は演算器６へ供給
される。他の構成は第４図の例と同様である。
ここで、従来技術と同様に乗算のベクトル命令について
動作を説明する。このベクトル命令が開始されたときに
ＩＩＤフリップフロップ３はＩＱＩであるとすると、中
央処理装置５０からの１組目のオペランドＡ、、Ｂ１は
、セレクタ１０を介してレジスタファイル（ＢＦ、）ｌ
ａにロードされる。
動作を説明する。このベクトル命令が開始されたときに
ＩＩＤフリップフロップ３はＩＱＩであるとすると、中
央処理装置５０からの１組目のオペランドＡ、、Ｂ１は
、セレクタ１０を介してレジスタファイル（ＢＦ、）ｌ
ａにロードされる。
ベクトル演算処理装置５１は１組目のオペランドがロー
ドされると、直ちに１回目の乗算を開始する。
ドされると、直ちに１回目の乗算を開始する。
ベクトル演算処理装置５１で演算を開始するにあたって
は、ｌＩＤ２フリツプフロツプ９にＩＩＤフリップフロ
ップ３の値がセットされているので、この１回目の乗算
中はｌＩＤ２フリツプフロツプ９は１０１となっている
。したがって、セレクタ１３により演算器６にはレジス
タファイル（ＢＦｌ）１ａの内容が入力され、ＡＩ 、
Ｂエ を使って１回目の乗算が行なわれる。
は、ｌＩＤ２フリツプフロツプ９にＩＩＤフリップフロ
ップ３の値がセットされているので、この１回目の乗算
中はｌＩＤ２フリツプフロツプ９は１０１となっている
。したがって、セレクタ１３により演算器６にはレジス
タファイル（ＢＦｌ）１ａの内容が入力され、ＡＩ 、
Ｂエ を使って１回目の乗算が行なわれる。
中央処理装置５０は１組目のオペランドをレジスタファ
イル（ＢＦｌ）ｌａヘロードし終ると、ＩＩＤ フリッ
プフロップ３を反転して１１′にし２組目のオペランド
Ａ２？ Ｂ２をレジスタファイル（ＢＦ２）ｌｂヘロー
ドする。そして、１回目の乗算の結果を待つ。
イル（ＢＦｌ）ｌａヘロードし終ると、ＩＩＤ フリッ
プフロップ３を反転して１１′にし２組目のオペランド
Ａ２？ Ｂ２をレジスタファイル（ＢＦ２）ｌｂヘロー
ドする。そして、１回目の乗算の結果を待つ。
ベクトル演算処理装置５１で１回目の乗算が終ると、フ
リップフロップ（ＩＩＤ２）９が１０１であることによ
って、演算結果をセレクタ１０を介してレジスタファイ
ル（ＢＦよ）ｌａ に書込み、そのアドレスをＡＤＡレ
ジスタ２ａにセットしてＵＮＬフリップフロップ４を１
１１にする。また、２回目の演算のためにｌＩＤ２フリ
ツプフロツプ９にＩＩＤフリップフロップ３の値をセッ
トする。
リップフロップ（ＩＩＤ２）９が１０１であることによ
って、演算結果をセレクタ１０を介してレジスタファイ
ル（ＢＦよ）ｌａ に書込み、そのアドレスをＡＤＡレ
ジスタ２ａにセットしてＵＮＬフリップフロップ４を１
１１にする。また、２回目の演算のためにｌＩＤ２フリ
ツプフロツプ９にＩＩＤフリップフロップ３の値をセッ
トする。
中央処理装置５０はＵＮＬフリップフロップ４が１１に
なったことによって１回目の演算が終了したことを知り
、 ＩＩＤフリップフロップ３が１１１であることから
、ＡＤＡレジスタ２ａで示されるレジスタファイル（Ｂ
Ｆ工）ｌａ の値をセレフタ１２を介して読出しＵＮＬ
フリップフロップ４をＩＯｆにする。
なったことによって１回目の演算が終了したことを知り
、 ＩＩＤフリップフロップ３が１１１であることから
、ＡＤＡレジスタ２ａで示されるレジスタファイル（Ｂ
Ｆ工）ｌａ の値をセレフタ１２を介して読出しＵＮＬ
フリップフロップ４をＩＯｆにする。
ベクトル演算処理装置５１は、１回目の演算が終ってｌ
ＩＤ２フリツプフロツプ９に工よりフリップフロップ３
の値がセットされＪｌになったことによって、すぐにレ
ジスタファイル（ＢＦ２）１ｂにロードされているオペ
ランドＡ２ ？ Ｂ２をセレクタ１３を介して導入し、
これを使って２回目の演算を開始する。
ＩＤ２フリツプフロツプ９に工よりフリップフロップ３
の値がセットされＪｌになったことによって、すぐにレ
ジスタファイル（ＢＦ２）１ｂにロードされているオペ
ランドＡ２ ？ Ｂ２をセレクタ１３を介して導入し、
これを使って２回目の演算を開始する。
以後、中央処理装置５ｏは、３組目のオペランドロード
、２組目の結果数シ、４組目のオペランドロード、３組
目の結果取りと処理を続行することになる。また、ベク
トル演算処理装置５１はオペランドがレジスタファイル
ｌａ、ｌｂに保持されている限りｌＩＤ２フリツプフロ
ツプを切換えて連続的に乗算を実行することができるの
である。
、２組目の結果数シ、４組目のオペランドロード、３組
目の結果取りと処理を続行することになる。また、ベク
トル演算処理装置５１はオペランドがレジスタファイル
ｌａ、ｌｂに保持されている限りｌＩＤ２フリツプフロ
ツプを切換えて連続的に乗算を実行することができるの
である。
発明の詳細
な説明したように、本発明によれば、レジスタファイル
を２組に分割することによって、ベクトル演算処理装置
は中央処理装置が演算結果を受取シ終るのを待つことな
く次の演算を開始できるため、ベクトル演算処理装置で
演算実行が停止する時間がなくなシ、より高速にベクト
ル演算を実行できるという効果がある。
を２組に分割することによって、ベクトル演算処理装置
は中央処理装置が演算結果を受取シ終るのを待つことな
く次の演算を開始できるため、ベクトル演算処理装置で
演算実行が停止する時間がなくなシ、より高速にベクト
ル演算を実行できるという効果がある。
第１図は本発明の実施例のブロック図、第２図は第１図
のレジスタファイルライトイネーブル生成回路の回路図
、第３図は第１図のレジスタファイル入力データ選択信
号生成回路の回路図、第４図は従来のベクトル演算処理
装置のブロック図である。 主要部分の符号の説明 ｌａ、ｌｂ・・・レジスタファイル ３．９・・・レジスタファイル切換用フリップフロップ ４・・・アンロード可フリップフロップ５ａ・・・レジ
スタファイルライトイネーブル生成回路 ６・・・演算器 ７・・・制御部 ８・・・レジスタファイル入力データ選択信号生成回路
のレジスタファイルライトイネーブル生成回路の回路図
、第３図は第１図のレジスタファイル入力データ選択信
号生成回路の回路図、第４図は従来のベクトル演算処理
装置のブロック図である。 主要部分の符号の説明 ｌａ、ｌｂ・・・レジスタファイル ３．９・・・レジスタファイル切換用フリップフロップ ４・・・アンロード可フリップフロップ５ａ・・・レジ
スタファイルライトイネーブル生成回路 ６・・・演算器 ７・・・制御部 ８・・・レジスタファイル入力データ選択信号生成回路
Claims (1)
- 中央処理装置の制御下にあつてこの中央処理装置とは独
立して演算実行可能で独自のマイクロプログラムを備え
たベクトル演算処理装置であつて、演算のオペランドと
演算結果とを保持可能でかつ互いに独立して書込み読出
し自在な２組のレジスタファイルと、この２組のレジス
タファイルに対して書込み読出しを夫々択一的に制御す
る制御手段とを有することを特徴とするベクトル演算処
理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31958987A JPH01161477A (ja) | 1987-12-17 | 1987-12-17 | ベクトル演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31958987A JPH01161477A (ja) | 1987-12-17 | 1987-12-17 | ベクトル演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01161477A true JPH01161477A (ja) | 1989-06-26 |
Family
ID=18111955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31958987A Pending JPH01161477A (ja) | 1987-12-17 | 1987-12-17 | ベクトル演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01161477A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7025055B2 (en) | 2004-03-15 | 2006-04-11 | Ontech Delaware Inc. | Tray for selectably heating or cooling the contents |
| US7117684B2 (en) | 2004-03-15 | 2006-10-10 | Ontech Delaware Inc. | Container with integral module for heating or cooling the contents |
-
1987
- 1987-12-17 JP JP31958987A patent/JPH01161477A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7025055B2 (en) | 2004-03-15 | 2006-04-11 | Ontech Delaware Inc. | Tray for selectably heating or cooling the contents |
| US7117684B2 (en) | 2004-03-15 | 2006-10-10 | Ontech Delaware Inc. | Container with integral module for heating or cooling the contents |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04245324A (ja) | 演算装置 | |
| JPH0412503B2 (ja) | ||
| JPH01161477A (ja) | ベクトル演算処理装置 | |
| JPH0528431B2 (ja) | ||
| JPS6027031A (ja) | 情報処理装置 | |
| JPS60204029A (ja) | 信号処理装置 | |
| JPH0222413B2 (ja) | ||
| JPH01273132A (ja) | マイクロプロセッサ | |
| JPH09101891A (ja) | 情報処理装置及び例外処理用シーケンサ | |
| JPH01169574A (ja) | ベクトル演算装置 | |
| JPS60247742A (ja) | パイプライン演算制御装置 | |
| JPS62145432A (ja) | デ−タ処理装置 | |
| JPS6119065B2 (ja) | ||
| JP3124361B2 (ja) | メモリデータロード装置 | |
| JP2982129B2 (ja) | マイクロプログラム制御装置 | |
| JPS60176144A (ja) | レジスタフアイル装置 | |
| JPH1063503A (ja) | 演算処理装置及び演算処理方法 | |
| JPS63278102A (ja) | マイクロプログラムシ−ケンスコントロ−ラ | |
| JPH037971B2 (ja) | ||
| JPH01114944A (ja) | パイプライン方式プロセツサ | |
| JPS6226729B2 (ja) | ||
| JPH0336629A (ja) | 情報処理装置 | |
| JPH03108061A (ja) | ベクトル演算装置 | |
| JPH01309174A (ja) | ベクトル処理装置 | |
| JPH0264827A (ja) | データ処理装置 |