JPH01161729A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路装置に関し、特にゲートアレイ
方式で設計される半導体集積回路装置に関する。

〔従来の技術〕

従来のゲートアレイ方式による半導体集積回路装置は、
ゲートアレイの下地に標準化された配線チャネル専用領
域があらかじめ設計されている。

例えば、第２図はかかる従来の一例を示すＩＣチップの
平面図である。

第２図に示すように、外周部に沿ってポンディングパッ
ド１３を形成したＩＣチップ１１は基本セルをアレイ状
に複数個配列したセルアレイ１２間に配線チャネル専用
領域１５を形成し、ここの中央部からセルアレイ（セル
領域）１２間等の配線が行われる。

〔発明が解決しようとする問題点〕

一般にゲートアレイの自動レイアウトはチップ中央部か
ら配置および配線が行われるので、チップ中央部におい
て配線が混雑するという問題がある。しかるに、上述し
た従来のゲートアレイ方式の半導体集積回路装置は配線
チャネル専用領域が横方向にしかないため、中央部分の
混雑した配線を緩和するのが容易ではない−６また、年
々ゲート数が増え、大ファンクションブロックも多く用
いられるようになり、縦方向の配線も混雑するようにな
ってきている。従って、従来の半導体集積回路装置にお
いては、配線チャネル数が不足して自動配線ができなく
なったり、人手によるレイアウトを必要として設計期間
が増加してしまうという欠点がある。

本発明の目的は、チップ中央部に形成される配線の混雑
を緩和すること、および自動配線を実現しやすくするこ
と等の問題点を解決する半導体集積回路装置を提供する
ことにある。

〔問題点を解決するための手段〕

本発明の半導体集積回路装置は、論理を構成するセルト
ランジスタ群が横方向に規則的に配列されてなるセル領
域と各セル領域間の配線に用いられる配線チャネル専用
領域との区別の明らかなゲートアレイ方式の半導体集積
回路装置において、中央部に十字に形成された第一の配
線チャネル専用領域と、前記中央部以外の領域に縦、横
格子状に形成された第二の配線チャーネル専用領域とを
含んで構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すＩＣチップの平面図で
ある。

第１図に示すように、外周部分に沿ってポンディングパ
ッド３を形成したこのＩＣチップ１は縦、横格子状の配
線チャネル専用領域４および５を含む形で構成される。

本実施例において、チップ１の中央部に形成される十字
の太い第一の配線チャネル専用領域４は中央十字部分以
外の縦、横に形成される第二の配線チャネル専用領域５
よりも多くの配線チャネル数をもつ下地が得られる。

従って、チップ１の中央部分から配置及び配線が行われ
チップ中央部分で配線が混雑したとしても、チップ１の
中央部分の配線チャネル専用領域４がそれ以外の配線チ
ャネル専用領域５よりも配線チャネル数が多いため、配
線効率は良くなり、また、縦に配線チャネル専用領域４
および５を形成することにより、今まで配線が困難であ
った縦方向の配線も配線効率が良くなる。かかる構成と
することにより、自動レイアウトが可能になり、設計期
間も短縮される。

〔発明の効果〕

以上説明したように、本発明のゲートアレイ方式の半導
体集積回路装置は中央部および中央部以外の領域とに縦
、横格子状に配線チャネル専用領域を形成することによ
り、自動レイアウトによる配線処理を効率化し、チップ
に対する配線の完全自動化を実現できるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の一実施例を示すＩＣチップの平面図、
第２図は従来の一例を示すＩＣチップの平面図である。 １・・・ＩＣチップ、２・・・セル領域、３・・・ポン
デイグパッド、４・・・第一の配線チャネル専用領域、
５・・・第二の配線チャネル専用領域。

Claims (1)

【特許請求の範囲】
1. 　論理を構成するセルトランジスタ群が横方向に規則的
   に配列されてなるセル領域と各セル領域間の配線に用い
   られる配線チャネル専用領域との区別の明らかなゲート
   アレイ方式の半導体集積回路装置において、中央部に十
   字に形成された第一の配線チャネル専用領域と、前記中
   央部以外の領域に縦、横格子状に形成された第二の配線
   チャネル専用領域とを有することを特徴とする半導体集
   積回路装置。