JPH01162255U - - Google Patents
Info
- Publication number
- JPH01162255U JPH01162255U JP5424788U JP5424788U JPH01162255U JP H01162255 U JPH01162255 U JP H01162255U JP 5424788 U JP5424788 U JP 5424788U JP 5424788 U JP5424788 U JP 5424788U JP H01162255 U JPH01162255 U JP H01162255U
- Authority
- JP
- Japan
- Prior art keywords
- board
- shape
- flat
- memorize
- packaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Multi-Conductor Connections (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
第１図は本考案の一実施例を示す断面図、第２
図は従来例を示す側面図である。 １……基板、２，４……メモリＬＳＩフラツト
パツケージ、３，５……フラツトリード端子、６
……スルーホール、７……上面パツド、８，１０
……ハンダ、９……下面パツド。
図は従来例を示す側面図である。 １……基板、２，４……メモリＬＳＩフラツト
パツケージ、３，５……フラツトリード端子、６
……スルーホール、７……上面パツド、８，１０
……ハンダ、９……下面パツド。
Claims (1)
- 基板に実装するメモリＬＳＩフラツトパツケー
ジにおいて、該基板の接続パツドに接続するフラ
ツトリード端子に形状記憶合金を用い、下方向又
は上方向のＬ型形状を記憶させたことを特徴とす
るメモリＬＳＩフラツトパツケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5424788U JPH01162255U (ja) | 1988-04-22 | 1988-04-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5424788U JPH01162255U (ja) | 1988-04-22 | 1988-04-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01162255U true JPH01162255U (ja) | 1989-11-10 |
Family
ID=31280183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5424788U Pending JPH01162255U (ja) | 1988-04-22 | 1988-04-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01162255U (ja) |
-
1988
- 1988-04-22 JP JP5424788U patent/JPH01162255U/ja active Pending