JPH01169964A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体装置およびその製造方法に関し、特に、
バイポーラ型等の集積回路の高速化、高集積化に適した
トランジスタ素子の構造およびその製造方法に係わる。

従来の技術 最近のバイポーラ集積回路の分野において、トランジス
タのスイッチング速度の改良に対して、種々の新しい技
術が提案されてきている。これらの技術による主要な改
良法は、縦型のＮＰＮ）ランジスタの内部ベースを浅く
してベースの深さ方向の幅を狭く形成し、ベース中の電
子の走行時間を短くする方法と、内部ベースに対して直
列に入る寄生のベース抵抗とベース入力容量との結合に
よる遅延時間を減少させるべく、この寄生のベースを低
抵抗化する方法とに有る。寄生のベースを低抵抗化する
方法として、電極取り出し用の寄生のベース領域を内部
ベースよりも高濃度の不純物による拡散等によって形成
し、これを外部ベースとする、所謂、グラフト・ベース
法が知られている。例えは、１９８４年インターナショ
ナル　エレクトロン　デバイス　ミーティング　ダイジ
ェスト　オブ　テクニカル　ペーパーズ　（ＩＮＴＥＲ
−ＮＡＴＩＯＮＡＬ　　ＥＬＥＣＴＲＯＮ　　ＤＥＶＩ
ＣＥ　　ＭＥＥＴＩＮＧ　　０ＩＧＥＳＴＯＦ　　ＴＥ
ＣＨＮＩＣＡＬ　　ＰＡＰＥＲ５ＰＰ、７５３−７５６
）に、縦型ＮＰＮ）ランジスタの形成において、熱酸化
膜の下に形成された外部ベースと熱酸化膜の開口から形
成された内部ベースとが、熱酸化膜の端部の近傍におい
て接続された構造が開示されている。

発明が解決しようとする問題点 バイポーラ・トランジスタの高速化のためには、内部ベ
ースを浅く形成することと、外部ベースを低抵抗化する
ことと、エミッタ直下のコレクタを低抵抗化することを
同時に実現しなければならない。内部ベースを浅くする
につれて、内部ベースの層状抵抗の増大が生じやすく、
この効果を小さくするために、通常、エミッタの幅を狭
くする方法がとられる。しかしながら、この場合、外部
ベースの不純物濃度を高くすると、不純物原子が内部ベ
ースに浸入し、内部ベースの不純物プロファイルを変え
てしまい、直流的には電流増幅率の減少、交流的には電
子のベース走行時間の増大などの悪い現象が発生する。

この現象を単純に抑えるには、外部ベースの不純物濃度
を下げ、ベースの横方向の拡散を小さくする対策しかな
い。この方法によれば、外部ベースの浸入が抑えられる
が、内部ベースの深さを１５０ナノ・メータと非常に浅
く形成した場合、種々の構造あるいは製法上の問題が生
じる。例えば、第３図（ａ）に示されているごとく、Ｐ
型のシリコン半導体基板１００上にＮ型の埋め込み層１
０２を形成し、Ｎ型のエピタキシャル半導体Ｎ１０４を
形成した後、約２０ナノ・メータの薄い熱酸化膜１０Ｂ
上に形成された約１００ナノ・メータの厚さのシリコン
窒化膜パターン１１０をマスクとしてドーズｆｆ１２Ｘ
　１０”　Ｃｍ−２のボロンをイオン注入して、外部ベ
ースとなる深いＰ型の半導体領域１１６を形成した。さ
らに、第３図（ｂ）のごとく、耐酸化性のシリコン窒化
膜パターン１１０をマスクとして熱酸化をおこない、厚
さ約２５０ナノ・メータの酸化膜１２２を形成した後、
シリコン窒化膜パターン１１０、酸化膜１０８を除去し
エミ・ツタ用の開口を形成し、全面に多結晶シリコン膜
を堆積し、これをパターンニングして多結晶シリコン膜
パターン１２４を形成し、ざらに、ドーズｆｆ１２Ｘ　
１０”　ｃ　ｍ−２のボロンをこの多結晶シリコン膜パ
ターン１２４中にイオン注入し、熱処理にて約１５０ナ
ノ・メータの深さの活性ベースとなる浅いＰ型の半導体
領域１２６を形成した後、同様に、ヒ素をこの多結晶シ
リコン膜パターン１２４中にイオン注入し、熱処理にて
深さが、約５０ナノ・メータのエミッタとなるＮ型の半
導体領域１２８を形成した。このような製造方法にした
がえば、第３図（ｂ）に示されているように酸化膜パタ
ーン１２２のピーク状の端部の形状によっては、外部ベ
ース１１６と内部ベース１２６との接続性が困難となっ
てしまう。すなわち、酸化膜のピーク状の端部て形成さ
れた開口端が工程中のエツチング等により不安定に変動
するために、内部ベースと外部ベースとの接続性自体が
不安定となり、ざらにもつと接続が惑い場合、このピー
ク下での内部ベースの横方向拡散が小さいことにより、
実効ベース幅が狭くなっているため、コレクタ・エミッ
タ間のパンチ・スルー性のリーク電流が発生するといつ
欠点があった。また、活性ベースとなるＰ型の半導体領
域１２６が、外部ベースとなるＰ型の半導体領域１１６
よりも浅く形成されるために、内部ベース直下のコレク
タ領域となるＮ型のエピタキシャル半導体層）０４の抵
抗が不必要に大きくなってしまう。したがって、このよ
うな構造、製造等の問題を解決する新規なトランジスタ
構造とその製造方法が必要とされていた。

問題点を解決するための手段 本発明は、このような問題点を解決すべく、第１導伝型
の半導体層上に形成された第１の絶縁膜による間口と、
前記第１の絶縁膜の下部に形成された第２導伝型の第１
の半導体領域と、前記第１の絶縁膜の開口から形成され
た溝部と、前記溝部内に形成された第２の絶縁膜と、前
記第２の絶縁膜が形成された溝部の側面に残置されたマ
スク材と、前記マスク材をマスクとして溝部の底部に形
成された第２の絶縁膜の開口と、前記溝部内に形成され
た第２導伝型の第２の半導体領域と、前記第２の絶縁膜
の開口から第２導伝型の第２の半導体領域中に形成され
た第１導伝型の第３の半導体領域とを有する構造におい
て、前記第１の半導体領域と前記第２の半導体領域とを
接続することを特徴とする半導体装置、第１導伝型の半
導体層上に第１の絶縁膜による開口を形成する工程と、
前記第１の絶縁膜の下部に第２導伝型の第１の半導体領
域を形成する工程と、前記第１の絶縁膜の開口から溝部
を形成する工程と、前記溝部内に第２の絶縁膜を形成す
る工程と、前記第２の絶縁膜が形成された溝部の側面に
マスク材を残置させる工程と、前記マスク材をマスクと
して溝部の底部に第２の絶縁膜の開口を形成する工程と
、前記溝部内に第２導伝型の第２の半導体領域を形成す
る工程と、前記第２の絶縁膜の開口から第２導伝型の第
２の半導体領域中に第１導伝型の第３の半導体領域を形
成する工程とからなり、前記第１の半導体領域と前記第
２の半導体領域とを接続したことを特徴とする半導体装
置の製造方法とを提供するものである。

作用 本発明による手段を、−例として、バイポーラ・トラン
ジスタに適用した場合、次のような作用が生じた。

外部ベースとなる第１の半導体領域と内部ベースどなる
第２の半導体領域とを、第１の絶縁膜である酸化膜の開
口の端部の直下で、溝部側面に形成された第２の絶縁膜
の下を介して接続したので、外部ベースの高濃度の不純
物原子が内部ベースへ、直接に、浸入することを防止で
きた。このため、直流的には電流増幅率の減少、交流的
には電子のベース走行時間の増大などの悪い現象が発生
することを防止できた。さらには、溝部の底部にエミッ
タの拡散窓となる第２の絶縁膜の開口を形成する時に、
溝部の側面に残置したマスク材を用いたので、エツチン
グ損傷が少ない等方性の湿式のエツチング法を用いるこ
とができ、エミッタの拡散の間口表面の結晶性をを良好
に保つことができた。

さらには、溝部の側面に所望の厚みのマスク材を残置さ
せることが可能なため、外部ベースと内部ベース間の距
離の制御性が改善された。この時、溝の側面にマスク材
があるために、外部ベースの高濃度領域と内部ベースの
低濃度領域とが、直接に、接続することがなくなったの
で、内部ベースの均一性の悪化を防止できた。一方、第
１の絶縁膜である酸化膜の開口内に形成した溝部により
内部ベースを外部ベースと同程度に深くできたため、内
部ベースとその直下のＮ型埋め込み層との間に残された
Ｎ型エピタキシャル層を薄くでき、これにより、コレク
タ抵抗を小さくすることができた。

以上により、直流的には電流増幅率の減少、交流的には
電子のベース走行時間の増大等の悪い現象の発生を防止
することができ、トランジスタのスイッチング時間を改
善することができた。

さらには、酸化膜の開口予定部内に、予め、第２導伝型
の第１の半導体領域が形成されていても、この開口内に
溝部を形成する際に、酸化膜の開口予定部の下の不用な
第１の半導体領域を除去できるため、あとで、溝部の低
面に形成される内部ベースとなる第２導伝型の第２の半
導体領域の不純物プロファイルへの影響をほぼ除くこと
ができた。

これにより、電流増幅率のバラツキの少ない良好な素子
特性が得られた。

実施例 本発明による構造の方法をバイポーラＮＰＮ　トランジ
スタのエミッタ・ベース接合に適用した第一の実施例を
、第１図を用いて説明する。

第１図のごとく、Ｐ型のシリコン半導体基板１００上に
形成されたＮ型の埋め込み層１０２を有するＮ型のエピ
タキシャル半導体層１０４において、熱酸化膜１２２の
間口が形成されていて、この酸化膜の主要部の下に外部
ベースとなるＰ型の半導体領域１１６と、この酸化膜に
よる間口内に形成された溝部１４２と、溝部の側面に残
置された第２の絶縁膜である熱シリコン酸化膜＋５０と
、マスク材であるシリコン窒化膜１５２と、さらには、
この溝部の低部には内部ベースとなるＰ型の半導体領域
１２６とが形成されている。

外部ベース１１０と内部ベース１２６とが、酸化膜１５
０とシリコン窒化膜１５２の下部を介して接続されてい
て、エミッタとなるＮ型の半導体領域１２８にポリシリ
コン電極１２４が形成されている。

この様なエミッタ・ベース接合の形成方法の一例として
ポリシリコン電極１２４を内部ベース１２６とエミッタ
１２Ｈの拡散源として用いれば、内部ベースの深さ１５
０ナノ・メータ、エミッタの深さ５０ナノ・メータと高
速性に優れた構造を実現できるし、通常に使用されてい
るイオン注入等の方法も採用されうる。また、外部ベー
スの高濃度の不純物が、直接に内部ベースに浸入し、内
部ベースの不純物プロファイルを変えてしまうことを防
止でき、ベースの接続性を安定化することもできた。さ
らには、第１図の構造では溝部の側面の形状が、テーパ
ー状となっているが、必要に応じて任意の形状にしても
よい。テーパー状の溝部の形成方法として、フッ酸と硝
酸の混合液等を用いれば、溝部の表面のエツチング損傷
を防止できた。さらには、第２の絶縁膜である酸化膜１
５０は、マスク材である窒化膜１５２をマスクとしてエ
ツチング損傷の少ないフッ化アンモン等の湿式のエツチ
ングにて開口されたので、非常に良好なエミッタ・ベー
ス接合を形成できた。第１の絶縁膜である酸化膜１２２
の開口内に形成した溝部１４２により内部ベース１２６
を外部ベース１１６と同程度に深くできたため、内部ベ
ースとその直下のＮ型埋め込み層との間に残されたＮ型
エピタキシャル層をコレクタ耐圧を悪化（小さく）させ
ずに薄くでき、これにより、コレクタ抵抗を小さくする
ことができた。

次に、本発明の方法をバイポーラＮＰＮ）ランジスタの
主要部の製造方法に適用した第２の実施例を第２１ｍ（
ａ）−（ｅ）を用いて説明する。

第２図（ａ）のごとく、Ｐ型のシリコン半導体基板１０
０上にＮ型の埋め込み層１０２を形成した後、Ｎ型のエ
ピタキシャル半導体層１０４を形成した。この半導体層
＋０４上に、約３００ナノ・メータの薄いポリ・シリコ
ン１６０を形成し、イオン注入にてポリ・シリコン１６
０にドーズ、ｔｌＸ　１０１６ｃ　ｍ−２のボロン注入
をおこない、さらに、約３００ナノ・メータの厚さのシ
リコン酸化膜１２２を堆積してから、約９００度の熱処
理にて外部ベースとなるＰ型の半導体領域１１６を形成
した。ここで、図示されているように、エミッタ形成予
定部上に、ホトマスク工程によってレジスト・パターン
１５８を形成した。

第２図（ｂ）のごとく、レジスト・パターン１５８をマ
スクとしてエミッタ形成予定部をエツチングして、約１
．５ミクロン幅の溝部１４２を形成し、ざらに、この溝
部の表面を熱酸化して約１００ナノ・メータの酸化膜１
６４を成長させ、この後、約５０ナノ・メータのシリコ
ン窒化膜１５２、約１００ナノ・メータのシリコン酸化
膜１６２を、順次、堆積させた。

第２図（ｃ）のごとく、異方性の反応性エツチングにて
、溝部の側面にマスク材となる酸化膜１６２、窒化膜１
５２を残置させた。

第２図（ｄ）のごとく、溝部側面の酸化膜１６２、窒化
膜１５２をマスクとしてフッ化アンモンにて、溝の底部
の熱酸化膜１６４を除去して、開口を形成し、さらに、
厚さ約２５０ナノ・メータのポリ・シリコン膜１２４を
堆積させた。このポリ・シリコン１２４に対して、ドー
ズｊ１２Ｘ　１０”　ｃ　ｍ−２のボロン注入をおこな
い、約９５０度の熱処理にて内部ベースとなる、約１５
０ナノ・メータの深さのＰ型の半導体領域１２６を形成
した。

第２図（ｅ）のごとく、ポリ・シリコン１２４に、ヒ素
をイオン注入した後、約９００度の熱処理にて、深さが
、約５０ナノ・メータのエミッタとなるＮ型の半導体領
域１２８を形成した。ホト・マスク工程によりポリ・シ
リコン膜パターン１２４を形成した後、通常の製造方法
に従って、アルミニウム電極１６６Ａ、　１６６Ｂ等を
形成した。

以上の様に、本発明の方法によって、縦型のＮＰＮトラ
ンジスタが形成され、そのベース幅が約１００ナノ・メ
ーと高速性に優れた活性素子部（内部ベース）の構造が
得られ、さらには、外部ベースと内部ベースとが、良好
に接続されたので、エミッタ端部でのコレクタ・エミッ
タ間のパンチ・スルー電流の発生を防止することができ
た。ざらには、溝部の形成によって、コレクタ抵抗の減
少がなされたので、スイッチング特性の改善がみられ、
また、外部ベースの内部ベースへの浸入も防止されたの
で、特性バラツキの少ない良好な素子が得られた。

なお、本発明の方法によれば、バイポーラ素子のエミッ
タをゲート、このゲートの両側の外部ベースをソース、
ドレインと見なすと、内部ベースをチャンネル部とする
接合型の電界効果トランジスタとして機能させることが
できる。このように本発明の方法は、バイポーラのみな
らず種々の半導体装置にも適用することも可能である。

発明の効果 本発明の構造とその製造方法とにより、高速化と高集積
化に優れた活性素子部の構造を有し、かつ、この活性素
子部を実現する制御性の良い製造方法を提供することが
できた。

【図面の簡単な説明】

第１図は本発明によるバイポーラＮＰＮ）ランジスタの
構造を示す断面図、第２図は本発明の方法によるバイポ
ーラＮＰＮ）ランジスタの製造方法を示す一連の工程断
面図、第３図は従来の方法によるバイポーラＮＰＮ）ラ
ンジスタの構造及びその製造上の問題点を説明する断面
図である。 １００・・・Ｐ型半導体基板、１０２・・・Ｎ型埋め込
み層、１０４・・・Ｎ型半導体層、１０６．１１６、Ｕ
Ｓ、＋２６・・・Ｐ半導体領域、１２８・・・Ｎ型半導
体領域、１０８．１２２．１６２・ψ・シリコン酸化膜
、１１０．１５２・・・シリコン窒化膜、１２４．１６
０・・・多結晶シリコン膜、１５８・・・レジスト、１
６６Ａ、　　１６６Ｂ・・・アルミニウム電極、１４２
◆・φ溝部。 代理人の氏名　弁理士　中尾敏男　はか１名宝　１　図 ｍ２図 ／Ｚ６Ｐ− 第　２　図 ｔｚａｎ”

Claims (2)

【特許請求の範囲】
1. （１）第１導伝型の半導体層上に形成された第１の絶縁
   膜による開口と、前記第１の絶縁膜の下部に形成された
   第２導伝型の第１の半導体領域と、前記第１の絶縁膜の
   開口から形成された溝部と、前記溝部内に形成された第
   ２の絶縁膜と、前記第２の絶縁膜が形成された溝部の側
   面に残置されたマスク材と、前記マスク材をマスクとし
   て溝部の底部に形成された第２の絶縁膜の開口と、前記
   溝部内に形成された第２導伝型の第２の半導体領域と、
   前記第２の絶縁膜の開口から第２導伝型の第２の半導体
   領域中に形成された第１導伝型の第３の半導体領域とを
   有する構造において、前記第１の半導体領域と前記第２
   の半導体領域とを接続することを特徴とする半導体装置
   。
2. （２）第１導伝型の半導体層上に第１の絶縁膜による開
   口を形成する工程と、前記第１の絶縁膜の下部に第２導
   伝型の第１の半導体領域を形成する工程と、前記第１の
   絶縁膜の開口から溝部を形成する工程と、前記溝部内に
   第２の絶縁膜を形成する工程と、前記第２の絶縁膜が形
   成された溝部の側面にマスク材を残置させる工程と、前
   記マスク材をマスクとして溝部の底部に第２の絶縁膜の
   間口を形成する工程と、前記溝部内に第２導伝型の第２
   の半導体領域を形成する工程と、前記第２の絶縁膜の開
   口から第２導伝型の第２の半導体領域中に第１導伝型の
   第３の半導体領域を形成する工程とからなり、前記第１
   の半導体領域と前記第２の半導体領域とを接続したこと
   を特徴とする半導体装置の製造方法。