JPH01174974A - 動作検出装置 - Google Patents
動作検出装置Info
- Publication number
- JPH01174974A JPH01174974A JP62334371A JP33437187A JPH01174974A JP H01174974 A JPH01174974 A JP H01174974A JP 62334371 A JP62334371 A JP 62334371A JP 33437187 A JP33437187 A JP 33437187A JP H01174974 A JPH01174974 A JP H01174974A
- Authority
- JP
- Japan
- Prior art keywords
- pulse signal
- circuit
- signal
- output
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Indicating Or Recording The Presence, Absence, Or Direction Of Movement (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、回転体もしくは直進移動体のごとき可動体の
動作検出装置に関するものである。
動作検出装置に関するものである。
従来の技術
第３図、第４図（Ａ）〜（Ｃ）に従来の動作検出装置（
回転体の場合には回転検出装置、直進移動体の場合には
移動検出装置）の構成及び動作波形を示す。動作検出装
置の働きは、可動体における動作方向情報の信号と動作
速度に伴う動作パルス信号を出力することである。
回転体の場合には回転検出装置、直進移動体の場合には
移動検出装置）の構成及び動作波形を示す。動作検出装
置の働きは、可動体における動作方向情報の信号と動作
速度に伴う動作パルス信号を出力することである。
可動体の動作に同期した位相の異なる２相のバルス信号
ｓ２（第２相）及びパルス信号ｓｌ（第１相）がそれぞ
れフリップ・フロップ回路１００のデータ端子り及びク
ロック端子ＣＫに入力され、入力信号ｓ１の立ち上がり
エツジでの入力信号Ｓ２の状態を検出して出力端子Ｑよ
り動作方向出力ｙを出力する。動作方向出力ｙは、第１
相のパルス信号Ｓ１が第２相のパルス信号ｓ２よりも進
んだ状態ではロー・レベルとなり、第１相のパルス信号
Ｓ１が第２相のパルス信号Ｓ２よりも遅れた状態ではハ
イ・レベルとなる。動作パルス信号ｐは、入力信号の第
１相（Ｓｌ）を用いている。
ｓ２（第２相）及びパルス信号ｓｌ（第１相）がそれぞ
れフリップ・フロップ回路１００のデータ端子り及びク
ロック端子ＣＫに入力され、入力信号ｓ１の立ち上がり
エツジでの入力信号Ｓ２の状態を検出して出力端子Ｑよ
り動作方向出力ｙを出力する。動作方向出力ｙは、第１
相のパルス信号Ｓ１が第２相のパルス信号ｓ２よりも進
んだ状態ではロー・レベルとなり、第１相のパルス信号
Ｓ１が第２相のパルス信号Ｓ２よりも遅れた状態ではハ
イ・レベルとなる。動作パルス信号ｐは、入力信号の第
１相（Ｓｌ）を用いている。
発明が解決しようとする問題点 −しかしながら従
来の動作検出装置では、動作方向出力を入力信号の第１
相の立ち上がりエツジのみで検出しているため実際の反
転位置より反転検出位置が遅れる場合がある。また動作
方向出力ｙは、フリップ・フロップ１００のゲート遅延
のため動作パルス信号よりも僅かに遅れる。このため例
えば動作検出装置の次段に正方向の動作の場合はアップ
カウント、逆方向の動作では、ダウンカウント動作をす
るアップダウン方式のカウンタを動作させる場合カウン
ト誤差を生じるという問題を有していた。
来の動作検出装置では、動作方向出力を入力信号の第１
相の立ち上がりエツジのみで検出しているため実際の反
転位置より反転検出位置が遅れる場合がある。また動作
方向出力ｙは、フリップ・フロップ１００のゲート遅延
のため動作パルス信号よりも僅かに遅れる。このため例
えば動作検出装置の次段に正方向の動作の場合はアップ
カウント、逆方向の動作では、ダウンカウント動作をす
るアップダウン方式のカウンタを動作させる場合カウン
ト誤差を生じるという問題を有していた。
本発明は上記問題点に鑑み、動作方向検出精度を高めか
つ次段のカウンタにおいて動作パルス数のカウント誤差
を発生しない動作検出装置を提供するものである。
つ次段のカウンタにおいて動作パルス数のカウント誤差
を発生しない動作検出装置を提供するものである。
問題点を解決するための手段
上記問題点を解決するために本発明の動作検出装置は、
可動体の動作に同期した第１のパルス信号を発生する第
１のパルス発生器と、前記可動体の動作に同期して前記
第１のパルス信号と位相の異なる第２のパルス信号を発
生する第２のパルス発生器と、前記第１のパルス信号に
前記第２のパルス信号が一致するとき一方の状態になり
、一致しないときに他方の状態となる出力信号を得る論
理回路と、前記第１のパルス信号の立ち上がりエツジ及
び立ち下がりエツジにおいて所定の時間幅のパルス信号
を得る第１の両エツジ検出回路と、前記第２のパルス信
号の立ち上がりエツジ及び立ち下がりエツジにおいて所
定の時間幅のパルス信号を得る第２の両エツジ検出回路
と、前記論理回路の出力信号の状態を前記第１の両エツ
ジ検出回路のパルス信号発生時に入力・保持し、前記論
理回路の出力信号の反転状態を前記第２の両エツジ検出
回路のパルス信号発生時に入力・保持するフリップ・フ
ロップ回路を含んで構成され、前記フリップ・フロップ
回路の出力により前記可動体の動作方向に検出する方向
検出回路と、前記第１の両エツジ検出回路のパルス信号
及び前記第２の両エツジ検出回路のパルス信号の発生エ
ツジよりも所定の時間幅遅れて変化する動作パルス信号
を得る動作パルス発生回路を具備するという構成を備え
たものである。
可動体の動作に同期した第１のパルス信号を発生する第
１のパルス発生器と、前記可動体の動作に同期して前記
第１のパルス信号と位相の異なる第２のパルス信号を発
生する第２のパルス発生器と、前記第１のパルス信号に
前記第２のパルス信号が一致するとき一方の状態になり
、一致しないときに他方の状態となる出力信号を得る論
理回路と、前記第１のパルス信号の立ち上がりエツジ及
び立ち下がりエツジにおいて所定の時間幅のパルス信号
を得る第１の両エツジ検出回路と、前記第２のパルス信
号の立ち上がりエツジ及び立ち下がりエツジにおいて所
定の時間幅のパルス信号を得る第２の両エツジ検出回路
と、前記論理回路の出力信号の状態を前記第１の両エツ
ジ検出回路のパルス信号発生時に入力・保持し、前記論
理回路の出力信号の反転状態を前記第２の両エツジ検出
回路のパルス信号発生時に入力・保持するフリップ・フ
ロップ回路を含んで構成され、前記フリップ・フロップ
回路の出力により前記可動体の動作方向に検出する方向
検出回路と、前記第１の両エツジ検出回路のパルス信号
及び前記第２の両エツジ検出回路のパルス信号の発生エ
ツジよりも所定の時間幅遅れて変化する動作パルス信号
を得る動作パルス発生回路を具備するという構成を備え
たものである。
作用
本発明は、上記の構成によって動作方向出力を位相の異
なる２つの入力パルス信号の各々の立ち上がりエツジ及
び立ち下がりエツジで検出し出力することができる。又
動作パルス信号は、動作方向出力よりも必ず遅れて出力
されることとなる。
なる２つの入力パルス信号の各々の立ち上がりエツジ及
び立ち下がりエツジで検出し出力することができる。又
動作パルス信号は、動作方向出力よりも必ず遅れて出力
されることとなる。
実施例
以下、本発明の動作検出装置の一実施例について、図面
を参照しながら説明する。第１図は、本発明の一実施例
の回路構成図である。第２図（Ａ）〜（Ｊ）は、第１図
に於ける要部信号波形図である。１は第１のパルス発生
器であり、可動体の動作に同期した第１相のパルス信号
Ｓ１を発生する。
を参照しながら説明する。第１図は、本発明の一実施例
の回路構成図である。第２図（Ａ）〜（Ｊ）は、第１図
に於ける要部信号波形図である。１は第１のパルス発生
器であり、可動体の動作に同期した第１相のパルス信号
Ｓ１を発生する。
２は第２のパルス発生器であり、前記可動体の動作に同
期して前記第１相のパルス信号Ｓ１と位相の異なる第２
相のパルス信号Ｓ２を発生する。３は排他的論理和回路
であり、第１相のパルス信号Ｓ１と第２相のパルス信号
Ｓ２が入力されＳｌと８２が不一致のときのみにハイ・
レベルとなる信号ａを出力する。４は第１の両エツジ検
出回路であり、Ｄフリップ・フロップ４０．４１と排他
的論理和回路４２により構成されている。Ｄフリップ・
フロップ４０は、データ入力端子Ｄ１に第１相のパルス
信号Ｓ１を入力してクロック端子ＣＫＩに入力される基
準クロックＣＬＫ （但し、基準クロックＣＬＫの周波
数は、第１相のパルス信号Ｓ１及び第２相のパルス信号
Ｓ２の周波数よりも十分に高い。）の立ち上がりエツジ
によって同期化して出力端子Ｑ１から出力する。Ｄフリ
ップ・フロップ４１は、データ入力端子Ｄ２にＤフリッ
プ・フロップ４０の出力端子Ｑ１からの出力信号を入力
してクロック端子ＣＫ２に入力される基準クロックＣＬ
Ｋの立ち上がりエツジによって同期化して出力端子Ｑ２
から出力する。排他的論理和回路４２は、Ｄフリップ・
フロップ４０の出力端子Ｑ１からの出力信号及びＤフリ
ップ・フロップ４１の出力端子Ｑ２からの出力信号を入
力して、不一致のときのみハイ・レベルとなるパルス信
号すを出力する。５は第２の両エツジ検出回路であり、
Ｄフリップ・フロップ５０．５１と排他的論理和回路５
２により構成されている。Ｄフリップ・フロップ５０は
、データ入力端子Ｄ３に第２相のパルス信号Ｓ２を入力
してクロック端子ＣＫ３に入力される基準クロックＣＬ
Ｋの立ち上がりエツジによって同期化して出力端子Ｑ３
から出力する。Ｄフリップ・フロップ５１は、データ入
力端子Ｄ４にＤフリップ・フロップ５０の出力端子Ｑ３
からの出力信号を入力してクロック端子ＣＫ４に入力さ
れる基準クロックＣＬＫの立ち上がりエツジによって同
期化して出力端子Ｑ４から出力する。排他的論理和回路
５２は、Ｄフリップ・フロップ５０の出力端子Ｑ３から
の出力信号及びＤフリップ・フロップ５１の出力端子Ｑ
４からの出力信号を入力して、不一致のときのみハイ・
レベルとなるパルス信号Ｃを出力する。６は方向検出回
路であり、インバータ回路６０とアンド回路６１．６２
．６３．６４とオア回路６５．６６及びノア回路６７、
６８によって構成される。インバータ回路６０は排他的
論理和回路３の出力信号を入力して反転した信号を出力
する。アンド回路６１及び６３は第１の両エツジ検出回
路４の出力信号すを入力して、アンド回路６１は排他的
論理和回路３の出力信号がハイ・レベルのときのみ、ア
ンド回路６３は排他的論理和回路３の出力信号がロー・
レベルのときのみ第１の両エツジ検出回路４の出力信号
すを出力する。
期して前記第１相のパルス信号Ｓ１と位相の異なる第２
相のパルス信号Ｓ２を発生する。３は排他的論理和回路
であり、第１相のパルス信号Ｓ１と第２相のパルス信号
Ｓ２が入力されＳｌと８２が不一致のときのみにハイ・
レベルとなる信号ａを出力する。４は第１の両エツジ検
出回路であり、Ｄフリップ・フロップ４０．４１と排他
的論理和回路４２により構成されている。Ｄフリップ・
フロップ４０は、データ入力端子Ｄ１に第１相のパルス
信号Ｓ１を入力してクロック端子ＣＫＩに入力される基
準クロックＣＬＫ （但し、基準クロックＣＬＫの周波
数は、第１相のパルス信号Ｓ１及び第２相のパルス信号
Ｓ２の周波数よりも十分に高い。）の立ち上がりエツジ
によって同期化して出力端子Ｑ１から出力する。Ｄフリ
ップ・フロップ４１は、データ入力端子Ｄ２にＤフリッ
プ・フロップ４０の出力端子Ｑ１からの出力信号を入力
してクロック端子ＣＫ２に入力される基準クロックＣＬ
Ｋの立ち上がりエツジによって同期化して出力端子Ｑ２
から出力する。排他的論理和回路４２は、Ｄフリップ・
フロップ４０の出力端子Ｑ１からの出力信号及びＤフリ
ップ・フロップ４１の出力端子Ｑ２からの出力信号を入
力して、不一致のときのみハイ・レベルとなるパルス信
号すを出力する。５は第２の両エツジ検出回路であり、
Ｄフリップ・フロップ５０．５１と排他的論理和回路５
２により構成されている。Ｄフリップ・フロップ５０は
、データ入力端子Ｄ３に第２相のパルス信号Ｓ２を入力
してクロック端子ＣＫ３に入力される基準クロックＣＬ
Ｋの立ち上がりエツジによって同期化して出力端子Ｑ３
から出力する。Ｄフリップ・フロップ５１は、データ入
力端子Ｄ４にＤフリップ・フロップ５０の出力端子Ｑ３
からの出力信号を入力してクロック端子ＣＫ４に入力さ
れる基準クロックＣＬＫの立ち上がりエツジによって同
期化して出力端子Ｑ４から出力する。排他的論理和回路
５２は、Ｄフリップ・フロップ５０の出力端子Ｑ３から
の出力信号及びＤフリップ・フロップ５１の出力端子Ｑ
４からの出力信号を入力して、不一致のときのみハイ・
レベルとなるパルス信号Ｃを出力する。６は方向検出回
路であり、インバータ回路６０とアンド回路６１．６２
．６３．６４とオア回路６５．６６及びノア回路６７、
６８によって構成される。インバータ回路６０は排他的
論理和回路３の出力信号を入力して反転した信号を出力
する。アンド回路６１及び６３は第１の両エツジ検出回
路４の出力信号すを入力して、アンド回路６１は排他的
論理和回路３の出力信号がハイ・レベルのときのみ、ア
ンド回路６３は排他的論理和回路３の出力信号がロー・
レベルのときのみ第１の両エツジ検出回路４の出力信号
すを出力する。
アンド回路６２及び６４は第２の両エツジ検出回路５の
出力信号Ｃを入力して、アンド回路６２は排他的論理和
回路３の出力信号がロー・レベルのときのみ、アンド回
路６４は排他的論理和回路３の出力信号がハイ・レベル
のときのみ第２の両エツジ検出回路５の出力信号Ｃを出
力する。ノア回路６５はアンド回路６１及び６２の出力
信号を入力して、合成した出力信号ｄを出力する。ノア
回路６６はアンド回路６３及び６４の出力信号を入力し
て、合成した出力信号ｅを出力する。よって第１相のパ
ルス信号Ｓ１と第２相のパルス信号Ｓ２の立ち上がり及
び立ち下がりニップを検出したパルス信号は、第１相の
パルス信号Ｓ１が第２相のパルス信号Ｓ２よりも進んだ
状態（第１の状態）ではノア回路６５より出力され、第
１相のパルス信号Ｓ１が第２相のパルス信号Ｓ２よりも
遅れた状態（第２の状態）では、ノア回路６６より出力
される。オア回路６５の出力信号ｄはノア回路６７に入
力され、オア回路６６の出力信号ｅはノア回路６８に入
力される。ノア回路６７、６８によって構成されるフリ
ップ・フロップ回路によってノア回路６７が出力する動
作方向出力Ｙは、第１の状態のときにはロー・レベルと
なり、第２の状態のときにはハイ・レベルとなる。この
動作方向出力Ｙは、第１相のパルス信号Ｓ１と第２相の
パルス信号Ｓ２の立ち上がり及び立ち下がりエツジで検
出が行われているために従来例で示されている第１相の
パルス信号Ｓ１の立ち上がりエツジでのみ検出する場合
よりも精度が高い。７は動作パルス発生回路で、オア回
路７０、インバータ回路７１及びＤフリップ・フロップ
７２によって構成されている。ノア回路７０は第１の両
エツジ検出回路４の出力信号す及び第２の両エツジ検出
回路５の出力信号Ｃを入力して論理和を出力する。イン
バータ回路７１は基準クロックＣＬＫを入力して反転信
号を出力する。Ｄフリップ・フロップ７２はデータ端子
Ｄ５にノア回路７０の出力信号を入力しインバータ回路
７１の出力信号の立ち上がりエツジによって同期化して
出力端子Ｑ５から動作パルス信号Ｐを出力する。動作パ
ルス信号Ｐは第１の両エツジ検出回路４の出力信号す及
び第２の両エツジ検出回路５の出力信号Ｃよりも基準ク
ロックＣＬＫの半周期分遅れたパルス信号となる。動作
方向の検出は、第１の両エツジ検出回路４の出力信号す
及び第２の両エツジ検出回路５の出力信号Ｃの立ち上が
りエツジで行われるために動作パルス信号Ｐは、動作方
向出力Ｙよりも必ず遅れて発生する。また動作パルス信
号Ｐは、第１相のパルス信号Ｓ１と第２相のパルス信号
Ｓ２の立ち上がり及び立ち下がりエツジを検出したパル
ス信号であるため従来例に示された動作パルス信号の４
倍の周波数すなわち４逓倍していることになる。
出力信号Ｃを入力して、アンド回路６２は排他的論理和
回路３の出力信号がロー・レベルのときのみ、アンド回
路６４は排他的論理和回路３の出力信号がハイ・レベル
のときのみ第２の両エツジ検出回路５の出力信号Ｃを出
力する。ノア回路６５はアンド回路６１及び６２の出力
信号を入力して、合成した出力信号ｄを出力する。ノア
回路６６はアンド回路６３及び６４の出力信号を入力し
て、合成した出力信号ｅを出力する。よって第１相のパ
ルス信号Ｓ１と第２相のパルス信号Ｓ２の立ち上がり及
び立ち下がりニップを検出したパルス信号は、第１相の
パルス信号Ｓ１が第２相のパルス信号Ｓ２よりも進んだ
状態（第１の状態）ではノア回路６５より出力され、第
１相のパルス信号Ｓ１が第２相のパルス信号Ｓ２よりも
遅れた状態（第２の状態）では、ノア回路６６より出力
される。オア回路６５の出力信号ｄはノア回路６７に入
力され、オア回路６６の出力信号ｅはノア回路６８に入
力される。ノア回路６７、６８によって構成されるフリ
ップ・フロップ回路によってノア回路６７が出力する動
作方向出力Ｙは、第１の状態のときにはロー・レベルと
なり、第２の状態のときにはハイ・レベルとなる。この
動作方向出力Ｙは、第１相のパルス信号Ｓ１と第２相の
パルス信号Ｓ２の立ち上がり及び立ち下がりエツジで検
出が行われているために従来例で示されている第１相の
パルス信号Ｓ１の立ち上がりエツジでのみ検出する場合
よりも精度が高い。７は動作パルス発生回路で、オア回
路７０、インバータ回路７１及びＤフリップ・フロップ
７２によって構成されている。ノア回路７０は第１の両
エツジ検出回路４の出力信号す及び第２の両エツジ検出
回路５の出力信号Ｃを入力して論理和を出力する。イン
バータ回路７１は基準クロックＣＬＫを入力して反転信
号を出力する。Ｄフリップ・フロップ７２はデータ端子
Ｄ５にノア回路７０の出力信号を入力しインバータ回路
７１の出力信号の立ち上がりエツジによって同期化して
出力端子Ｑ５から動作パルス信号Ｐを出力する。動作パ
ルス信号Ｐは第１の両エツジ検出回路４の出力信号す及
び第２の両エツジ検出回路５の出力信号Ｃよりも基準ク
ロックＣＬＫの半周期分遅れたパルス信号となる。動作
方向の検出は、第１の両エツジ検出回路４の出力信号す
及び第２の両エツジ検出回路５の出力信号Ｃの立ち上が
りエツジで行われるために動作パルス信号Ｐは、動作方
向出力Ｙよりも必ず遅れて発生する。また動作パルス信
号Ｐは、第１相のパルス信号Ｓ１と第２相のパルス信号
Ｓ２の立ち上がり及び立ち下がりエツジを検出したパル
ス信号であるため従来例に示された動作パルス信号の４
倍の周波数すなわち４逓倍していることになる。
以上のように本実施例によれば、可動体の動作に同期し
た第１相のパルス信号と第２相のパルス信号の不一致状
態を、第１相の入力パルス信号と第２相の入力パルス信
号の立ち上がり及び立ち下がりの両エツジで検出するこ
とによって精度の高い動作方向出力を得ることが出来る
。また、両エツジ検出部の出力パルス信号を所定の時間
幅遅らせて動作パルス信号とすることにより動作方向出
力よりも必ず遅れて出力する動作パルス信号を得ること
が出来る。また本発明の動作検出装置の具体的な実施例
は、上述の実施例に限定されるものではなく、本発明の
主旨を変えずに種々の変形が可能である。
た第１相のパルス信号と第２相のパルス信号の不一致状
態を、第１相の入力パルス信号と第２相の入力パルス信
号の立ち上がり及び立ち下がりの両エツジで検出するこ
とによって精度の高い動作方向出力を得ることが出来る
。また、両エツジ検出部の出力パルス信号を所定の時間
幅遅らせて動作パルス信号とすることにより動作方向出
力よりも必ず遅れて出力する動作パルス信号を得ること
が出来る。また本発明の動作検出装置の具体的な実施例
は、上述の実施例に限定されるものではなく、本発明の
主旨を変えずに種々の変形が可能である。
発明の効果
以上のように本発明の動作検出装置によれば、動作方向
出力を可動体の動作に同期した位相の異なる２相のパル
ス信号それぞれの両エツジで検出出来るため方向検出の
精度を高めることができる。
出力を可動体の動作に同期した位相の異なる２相のパル
ス信号それぞれの両エツジで検出出来るため方向検出の
精度を高めることができる。
また、動作パルス信号は、動作方向出力よりも必ず遅れ
て出力するため次段のカウンタにおいてカウント誤差を
生じないといった優れた効果が得られる。
て出力するため次段のカウンタにおいてカウント誤差を
生じないといった優れた効果が得られる。
第１図は本発明の一実施例の回路構成図、第２図Ｈ戸！
共；主は第１図に於ける要部信号波形図、第３図は従来
の動作検出装置の回路構成図、第４図ヰＮ≠Ｓ≠でキは
第３図に於ける信号波形図である。 １・・・・・・第１のパルス発生器、２・・・・・・第
２のパルス発生器、３・・・・・・排他的論理和回路、
４・・・・・・第１の両エツジ検出回路、５・・・・・
・第２の両エツジ検出回路、６・・・・・・方向検出回
路、７・・・・・・動作パルス発生回路。 代理人の氏名 弁理士 中尾敏男 はか１名第２図
共；主は第１図に於ける要部信号波形図、第３図は従来
の動作検出装置の回路構成図、第４図ヰＮ≠Ｓ≠でキは
第３図に於ける信号波形図である。 １・・・・・・第１のパルス発生器、２・・・・・・第
２のパルス発生器、３・・・・・・排他的論理和回路、
４・・・・・・第１の両エツジ検出回路、５・・・・・
・第２の両エツジ検出回路、６・・・・・・方向検出回
路、７・・・・・・動作パルス発生回路。 代理人の氏名 弁理士 中尾敏男 はか１名第２図
Claims (1)
- 可動体の動作に同期した第１のパルス信号を発生する
第１のパルス発生器と、前記可動体の動作に同期して前
記第１のパルス信号と位相の異なる第２のパルス信号を
発生する第２のパルス発生器と、前記第１のパルス信号
に前記第２のパルス信号が一致するとき一方の状態にな
り、一致しないときに他方の状態となる出力信号を得る
論理回路と、前記第１のパルス信号の立ち上がりエッジ
及び立ち下がりエッジにおいて所定の時間幅のパルス信
号を得る第１の両エッジ検出回路と、前記第２のパルス
信号の立ち上がりエッジ及び立ち下がりエッジにおいて
所定の時間幅のパルス信号を得る第２の両エッジ検出回
路と、前記論理回路の出力信号の状態を前記第１の両エ
ッジ検出回路のパルス信号発生時に入力・保持し、前記
論理回路の出力信号の反転状態を前記第２の両エッジ検
出回路のパルス信号発生時に入力・保持するフリップ・
フロップ回路を含んで構成され、前記フリップ・フロッ
プ回路の出力により前記可動体の動作方向を検出する方
向検出回路と、前記第１の両エッジ検出回路のパルス信
号及び前記第２の両エッジ検出回路のパルス信号の発生
エッジよりも所定の時間幅遅れて変化する動作パルス信
号を得る動作パルス発生回路を具備する動作検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334371A JPH0820461B2 (ja) | 1987-12-29 | 1987-12-29 | 動作検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334371A JPH0820461B2 (ja) | 1987-12-29 | 1987-12-29 | 動作検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01174974A true JPH01174974A (ja) | 1989-07-11 |
| JPH0820461B2 JPH0820461B2 (ja) | 1996-03-04 |
Family
ID=18276620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334371A Expired - Lifetime JPH0820461B2 (ja) | 1987-12-29 | 1987-12-29 | 動作検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0820461B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006234504A (ja) * | 2005-02-23 | 2006-09-07 | Denso Corp | 回転検出装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59216062A (ja) * | 1983-05-23 | 1984-12-06 | Victor Co Of Japan Ltd | 回転方向検出方法及びその装置 |
| JPS601568A (ja) * | 1983-06-17 | 1985-01-07 | Victor Co Of Japan Ltd | 回転方向検出装置 |
-
1987
- 1987-12-29 JP JP62334371A patent/JPH0820461B2/ja not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59216062A (ja) * | 1983-05-23 | 1984-12-06 | Victor Co Of Japan Ltd | 回転方向検出方法及びその装置 |
| JPS601568A (ja) * | 1983-06-17 | 1985-01-07 | Victor Co Of Japan Ltd | 回転方向検出装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006234504A (ja) * | 2005-02-23 | 2006-09-07 | Denso Corp | 回転検出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0820461B2 (ja) | 1996-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6194932B1 (en) | Integrated circuit device | |
| US6252441B1 (en) | Synchronous data sampling circuit | |
| US5315183A (en) | Synchronous phase detector circuit | |
| JPH01174977A (ja) | 動作検出装置 | |
| JP2000049595A (ja) | Ｄｌｌ回路 | |
| JPH01174971A (ja) | 動作検出装置 | |
| JPH0820461B2 (ja) | 動作検出装置 | |
| JPH01174980A (ja) | 方向検出装置 | |
| JPH01113670A (ja) | 回転検出器 | |
| JP3562321B2 (ja) | クロック信号切り換え装置 | |
| JPH01174981A (ja) | 動作検出装置 | |
| JPH01174979A (ja) | 動作検出装置 | |
| JPH01174978A (ja) | 方向検出装置 | |
| JPH01174973A (ja) | 方向検出装置 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JPH01174975A (ja) | 方向検出装置 | |
| JPH05344112A (ja) | ビット位相同期回路 | |
| JPH01174976A (ja) | 方向検出装置 | |
| KR940000643Y1 (ko) | 플립플롭 회로를 이용한 동기펄스 발생회로 | |
| JP2565103B2 (ja) | 出力回路 | |
| JP2679471B2 (ja) | クロック切替回路 | |
| JPH01268309A (ja) | 二相クロツクジエネレータ | |
| JP3132583B2 (ja) | 位相検出回路 | |
| KR950007458B1 (ko) | 클럭동기회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |