JPH01176400A - マイクロプログラムｒｏｍ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、マイクロプログラムＲＯＭ　（リード・オ
ンリー・メモリ）に関し、例えばその機能診断に利用し
て有効な技術に関するものである。

〔従来の技術〕

コンピュータ等の命令は、レジスタ間転送、演算等の基
本操作の組み合わせにより実現できる。

この基本操作を指令するマイクロ命令をＲＯＭに格納し
、それを順次読み出して実行することによりコンピュー
タ等の命令（マクロ命令）を実行するのがマイクロプロ
グラムＲＯＭである。このようなマイクロプログラムＲ
ＯＭに関しては、例えば特開昭６２−０２４３２６号公
報がある。

〔発明が解決しようとする問題点〕

上記マイクロプログラムＲＯＭにあっては、−連のマイ
クロ命令は、先頭アドレスを除きマイクロプログラムＲ
ＯＭ自身が生成する。それ故、マイクロ命令が所望の通
りに記憶されているか否かの故障診断を行うことが困難
となる０例えば、マイクロプログラムＲＯＭが搭載され
た半導体集積回路では、その故障診断を行うようにする
ためには、アドレス指定を行う入力端子と、それに対応
した読み出し信号を外部に出力させる出力端子とを設け
ることが必要になる。このようにすると、故障診断のた
めにだけ使用される端子数が膨大となってしまい現実的
でない。

この発明の目的は、比較的簡単な構成でマイクロ命令の
内容を直接的に読み出し可能にしたマイクロプログラム
ＲＯＭを提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は
、本明細書の記述および添付図面から明らかになるであ
ろう。

〔問題点を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記の通りである。

すなわち、第１のマルチプレクサを設けて、マイクロプ
ログラムＲＯＭから出力される次アドレス信号と外部か
ら指定されるアドレス信号とを選択的に切り換えてマイ
クロプログラムＲＯＭのアドレス入力に伝えるようにす
るとともに、第２のマルチプレクサを設けてマイクロプ
ログラムＲＯＭの出力線の信号を制御フィールド又は外
部に選択的に伝えるようにする。

〔作　用〕

上記した手段によれば、第１及び第２のマルチプレクサ
の切り換え制御によって、マイクロ命令を直接的に読み
出すことが可能となる。

〔実施例〕

第Ｆ図には、この発明に係るマイクロプログラムＲＯＭ
の一実施例のブロック図が示されている。

同図の各回路ブロックは、公知の半導体集積回路の製造
技術によって、図示しないそれによって特定の情報処理
動作を行う回路ブロックとともに、特に制限されないが
、単結晶シリコンのような１個の半導体基板上において
形成される。

マイクロプログラムＲＯＭ　（以下、ｍＲＯＭと略す場
合がある。）は、後述するようなアンドアレイとオアア
レイを含む、マイクロプログラムＲＯＭは、モード信号
によりその先頭アドレスが指定される。このモード信号
は、例えばマクロ命令に対応している。この実施例のマ
イクロプログラムＲＯＭを、例えば直接メモリアクセス
制御装置に適用する場合、モード信号は、メモリーメモ
リ、Ｉ１０→メモリ、メモリ→Ｉ１０等の転°送形態と
、アドレス増減とを指定する信号とされる。マイクロプ
ログラムＲＯＭから出力される出力信号のうち、次の読
み出しアドレスを指定する次アドレス信号は、第１のマ
ルチプレクサＭＰＸＩを介してそのアドレス入力に供給
される。上記第１のマルチプレクサＭＰＸの他方の入力
には、診断用のアドレス信号が供給される入力レジスタ
ＩＲの出力信号が供給される。これによって、マイクロ
プログラムＲＯＭのアドレス指定は、上記マイクロプロ
グラムＲＯＭ自身が生成した次アドレス信号と、上記入
力レジスタＩＲを介して供給されるアドレス信号とによ
り選択的に行われることが可能となる。

上記マイクロプログラムＲＯＭから出力される出力信号
のうち、レジスタ間転送、演算等の基本操作を実現する
図示しない制御フィールドに伝えられるべき制御信号は
、第２のマルチプレクサＭＰＸ２を介して、一方におい
て上記制御フィールドにそのまま伝えられ、他方におい
て上記制御信号が複数組に分割されて、出力レジスタＯ
Ｒに伝えられる。上記制御フィールドに伝えられるべき
信号は、その数が非常に多いため第２のマルチプレクサ
ＭＰＸ２における出力レジスタＯＲ側に接続すべきスイ
ッチは、出力レジスタＯＲのビット数に対応して分割し
、選択信号Ｓ１ないしＳ４に応じて選択的に出力レジス
タＯＲに伝える。

上記マルチプレクサＭＰＸＩとＭＰＸ２の切り換え制御
信号、及び上記第２のマルチプレクサＭＰＸ２に伝えら
れる選択信号ＳｌなしいＳ４は、制御レジスタＣＲによ
り形成される。

上記入力レジスタＩＲ１出力レジスタＯＲ及び制御レジ
スタＣＲは、制御フィールド等に置かれる各種レジスタ
と同様に特定のアドレスが割り当てられそれを共通に結
合させる内部バスに結合される。

第２図には、上記第２のマルチプレクサＭＰＸ２の一実
施例の回路図が示されている。

特に制限されないが、内部バスが８ビツトの信号を伝達
させるよう構成されている場合、出力レジスタＯＲは８
ビツトのレジスタとされる。それ故、ｍＲＯＭの制御フ
ィールドに伝えられるべき信号線がＭ本ある場合、Ｍ÷
８のブロックに分割される。この実施例では、例として
出力線の数が３２本の場合が示されている。上記３２本
の出力線のうち、最初の８本の出力線に対応して伝送ゲ
−）ＭＯ３ＦＥＴＱｌなしいＱ８が設けられ、これらの
伝送ゲートＭＯ３ＦＥＴＱＩなしいＱ８のゲートには、
上記選択信号Ｓ１が共通に供給される。したがって、選
択信号Ｓ１がハイレベルにされると、それに応じて上記
伝送ゲー）ＭＯ３ＦＥＴＱＩないしＱ８がオン状態にな
り、それに対応した出力線の信号を出力レジスタＯＲに
伝えることになる。残りの出力線を８本ずつが組となっ
て上記同様な伝送ゲートＭＯ８ＦＥＴを介して出力レジ
スタＯＲの入力に共通に接続される。これにより、選択
信号ＳｌなしいＳ４が順次ハイレベルのような選択レベ
ルにされることによって、４回に分けて時系列的に１つ
のマイクロ命令に対応した出力信号の出力レジスタＯＲ
への読み出しが行われる。

特に制限されないが、マイクロプログラムＲＯＭの出力
線は、出カバソファＯＢを介して制御フィールドに伝え
られる。この出カバソファＯＢは、テスト信号ＴＳＴに
よりその動作が制御され、例えばテスト信号ＴＳＴがア
クティブになると、非動作状態（例えば出力ハイインピ
ーダンス状態）になり、制御フィールドへの出力信号の
伝達を禁止する。それ故、この実施例のマルチプレクサ
ＭＰＸ２は、上記伝送ゲートＭＯ３ＦＥＴと出カバソフ
ァＯＢとにより信号の伝達を切り換えるというマルチプ
レクサとしての動作を行う。

第１図において、上記マイクロプログラムＲＯＭの故障
診断を行う場合、言い換えるならば、マイクロ命令が正
確に格納されているか否かの判定を行う場合、まず制御
レジスタＣＲを指定し、テストモードを指定する。制御
レジスタＣＲの特定のビットに例えば論理“１”を書き
込むと、テスト信号ＴＳＴが形成され、第１のマルチプ
レクサＭＰＸ１を入力レジスタＩＲ側に切り換える。こ
れにより、入力レジスタＩＲに任意のアドレス信号を書
き込むことにより、ｍＲＯＭのアドレス指定が可能にな
る。また、上記テスト信号ＴＳＴにより第２のマルチプ
レクサＭＰＸ２の制御フィールドへの出力が禁止され、
選択信号Ｓ１ないしＳ４に対応されたビットのうち、例
えば選択信号Ｓｌに対応したビットに論理“１”を書き
込むと、選択信号Ｓ１が形成されて制御フィールドに伝
えるべき出力信号のうち、８ビツトの信号が出力レジス
タＯＲに伝えられる。出力レジスタＯＲに伝えられた信
号は、上記出力レジスタＯＲをアドレス指定してその読
み出しを指示することにより、内部バスを介して外部に
取り出すことができる。

以下、入力レジスタＩＲの内容を代えないで、制御レジ
スタＣＲを指定して、上記選択信号Ｓ１に対応したビッ
トを論理“０”にし、上記選択信号Ｓ２ないしＳ４に対
応したビットに択一的に論理“１゛を順次書き込むと、
その書き込みに応じて８ビツトの単位で分割されてｍＲ
ＯＭのマイクロ命令の内容を読み出すことができる。

この構成においては、上記のような２つのマルチプレク
サＭＰＸＬ、ＭＰＸ２と、３つの・レジスタｌＲ１ＯＲ
及びＣＲを追加させるだけの比較的簡単な構成により、
マイクロプログラムＲＯＭの内容、言い換えるならば、
マイクロ命令を直接的に読み出すことが可能となる。

なお、制御レジスタＣＲを指定して、上記テスト信号Ｔ
ＳＴに対応したビットに論理“０”を書き込むかりセン
トを指示することにより、通常勤作に切り換えられる。

すなわち、上記テスト信号ＴＳＴのインアクティブによ
りマルチプレクサＭＰＸＩは、マイクロプログラムＲＯ
Ｍ自身が生成した次アドレスを伝える。またマルチプレ
クサＭＰｘ２は、上記のような出力回路ＯＢが動作状態
になって、制御フィールドに対して上記マイクロプログ
ラムＲＯＭの出力信号を伝えるものとなる。

なお、このとき、上記制御レジスタＣＲの選択信号Ｓ１
ないしＳ４もリセットされる。これにより、出力レジス
タＯＢへの読み出しが禁止される。もっとも、通常動作
においては、上記出力レジスタＯＲを指定することはな
いから、いずれが１つの伝送ゲートＭＯＳ　Ｆ　ＥＴが
オン状態にされていても問題は無い。ただし、上記伝送
ゲートＭＯ３ＦＥＴがオン状態に維持されていると、そ
の分それに対応した出力線の負荷が大きくなるから、高
速読み出しのためには、上記のように各伝送ゲートＭＯ
Ｓ　Ｆ　ＥＴをオフ状態にすることが望ましい。

それ故、通常動作の切り換えは、上記制御信号ＣＲをリ
セットさせることにより行うことが便利となる。

上記マイクロプログラムＲＯＭが、直接メモリアクセス
制御装置のような周辺装置（コーブロセソサ又はスレー
ブプロセッサ）に搭載される場合、上記レジスタＣＲ，
ＩＲへの書き込みやＯＲの読み出しは、主プロセツサか
ら行われることになる。

これに対して、上記マイクロプログラムＲＯＭが主プロ
セツサに搭載される場合、上記制御レジスタＣＲへのテ
ストモードの設定や、入力レジスタＩＲへのアドレス入
力及び出力レジスタＯＲの読み出しは、テスト用の制御
回路により行われることになる。この場合でも、既存の
内部バスや入カバソファや出カバソファを利用し、上記
レジスタ選択回路を設で外部から指定可能にするという
比較的簡単な回路を追加するだけでよい。

第３図には、マイクロプログラムＲＯＭの一実施例の要
部回路図が示されている。

特に制限されないが、集積回路は、単結晶Ｐ型シリコン
からなる半導体基板に形成される。ＮチャンネルＭＯＳ
　Ｆ　ＥＴは、かかる半導体基板表面に形成されたソー
ス領域、ドレイン領域及びソース領域とドレイン領域と
の間の半導体基板表面に薄い厚さのゲート絶縁膜を介し
て形成されたポリシリコンからなるようなゲート電極か
ら構成される。ＰチャンネルＭＯＳ　Ｆ　ＥＴは、上記
半導体基板表面に形成されたＮ型ウェル領域に形成され
る。

これによって、半導体基板は、その上に形成された複数
のＮチャンネルＭＯ３ＦＥＴの共通の基板ゲートを構成
する。Ｎ型ウェル領域は、その上に形成されたＰチャン
ネルＭＯ３ＦＥＴの基体ケートを構成する。同図におい
て、ＰチャンネルＭＯ３ＦＥＴは、そのチャンネル（バ
ックゲート）部分に矢印が付加されることにより、Ｎチ
ャンネルＭＯ３ＦＰ：Ｔと区別される。また、同図のＭ
ＯＳＦＥＴに付した回路記号は、第２図のものと一部重
複しているが、全く別の回路機能を持つものであると理
解されたい。

同図においてアンドアレイＡＮＤは、その１つの出力線
が代表として例示的に示されており、縦型ＲＯＭにより
構成される。すなわち、上記例示的に示されている記憶
ＭＯ３ＦＥＴＱ２．Ｑ３は、直列形態に接続される。−
上記記憶Ｍ　ＯＳ　Ｆ　Ｅ　Ｔ　Ｑ２とＱ３は、その記
憶情報に従ってエンハンスメント型ＭＯＳ　Ｆ　ＥＴか
デイプレッション型ＭＯ３ＦＥＴかにされる。上記直列
回路の一端のＭＯ３ＦＥＴＱ２と回路の接地電位点との
間には、Ｎチャンネル型のディスチャージＭ　ＯＳ　Ｆ
　Ｅ　Ｔ　Ｑ　１が設けられろ。上記直列回路の他端の
ＭＯ５ＦＥＴＱ３と電源電圧Ｖｃｃとの間には、Ｐチャ
ンネル型のプリチャージＭＯ３ＦＥＴＱ４が設けられる
。

上記プリチャージＭＯ’５ＦＥＴＱ４には、プリチャー
ジ信号φ１が供給され、Ｎチャンネル型のディスチャー
ジＭＯ３ＦＥＴＱＩのゲートには、上記プリチャージ信
号φ１が供給される。これにより、上記プリチャージＭ
Ｏ３ＦＥＴＱ４とディスチャージＭＯ３ＦＥＴＱＩとは
相補的に動作することになる。

このアンドアレイＡＮＤにおける例示的に示された出力
線は、ＣＭＯＳインバータ回路を構成するＰチャンネル
ＭＯ３ＦＥＴＱ５とＮチャンネルＭＯＳＦＥＴＱ６のゲ
ートに結合される。このＣＭＯＳインバータ回路の出力
端子は、オアアレイＯＲを構成するワード線Ｗ１に結合
される。オアアレイＯＲは、横型ＲＯＭにより構成され
る。すなわち、上記ワード線に記憶素子を構成するＭＯ
ＳＦＥＴＱｍのゲートが共通に接続される。上記ＭＯ３
ＦＥＴＱｍは、記憶情報に従ってＭＯＳＦＥＴを接続す
るかしないか（あるはＭＯＳＦＥＴＱｍを実質的に形成
するかしないか）のいずれか一方とされる。上記代表と
して示された記憶ＭＯ３ＦＥＴＱｍのドレインは、縦方
向に走るデータ（ビット又はデイジット）線に結合され
る。代表とし、て例示的に示されている各データ線Ｄ１
、Ｄ２、Ｄ３〜Ｄｎと電源電圧Ｖｃｃとの間には、プリ
チャージ信号φ１を受けるＰチャンネルＭＯ３ＦＥＴＱ
７なＱｉＯがそれぞれ設けられる。

上記オアアレイＯＲの各データ線における読み出し出力
は、特に制限されないが、クロックドインバータ回路に
よって構成された出力回路ＣＮＩ〜ＣＮ４を介して出力
される。この出力回路ＣＮ１〜ＣＮ４は、タイミング信
号φ２により動作状態にされる。このタイミング信号φ
２は、基本的にはタイミング信号φ１と逆相のタイミン
グ信号、言い換えるならば、ディスチャージ動作のとき
にアクティブになる信号であればよいが、タイミング信
号ψ１によるディスチャージ動作おいてアンドアレイＡ
　Ｎ　Ｄと、この出力を受けてオアアレイＯＲの読み出
しに要する時間だけ遅れて、出力回路ＣＮ　１ないしＣ
Ｎ４が動作状態になるようにすることが望ましい。また
、タイミング信号φ１によるアンドアレイＡＮＤとオア
アレイＯＲのプリチャージ動作の前に、タイミング信号
φ２により出力回路ＣＮＩないしＣＮ４を非動作状態に
させることが望ましい。

この実施例のマイクロプログラムＲＯＭの読み出し動作
の概略は、次の通りである。

タイミング信号φ１がロウレベルのとき、プリチャージ
ＭＯ３ＦＥＴＱ４がオン状態になって、アンドアレイＡ
ＮＤのプリチャージを行う、このとき、上記タイミング
信号φ１のロウレベルによりＭＯＳＦＥＴＱＩがオフ状
態になるため、入力信号に無関係にアンドアレイＡＮＤ
を構成する直列ＭＯ３ＦＥＴ回路には直流電流パスが形
成されない。上記アンドアレイＡＮＤのプリチャージ動
作により、ＣＭＯＳインバータ回路の出力はロウレベル
にされる。それ故、オアアレイＯＲのワード線は、全て
非選択状態のロウレベルにされる。

したがって、上記タイミング信号φ１のロウレベルによ
りプリチャージＭＯ３ＦＥＴＱ７ないしＱ１０がオン状
態になって、オアアレイＯＲの各データ′４１ＡＤｌな
しいＤｎをプリチャージすることができる。このとき、
上記タイミングパルスφ２により、出力回路ＣＮＩなし
いＣＮ４は、非動作状態にされている。

タイミング信号φ１がハイレベルにされると、ＭＯＳＦ
ＥＴＱ１等がオン状態になり、アンドアレイＡＮＤの読
み出しが開始される。このとき、入力信号がロウレベル
に対応されたＭＯＳＦＥＴがディプレッシッン型ＭＯ３
ＦＥＴにされた１つの直列回路においてディスチャージ
動作が行われ、ソノ信号がロウレベルにされる。他の直
列回路では、上記ロウレベルにされた入力信号に対応し
たＭＯＳ　Ｆ　ＥＴのいずれか１つがエンハンスメント
型ＭＯＳ　Ｆ　ＥＴにより構成されるため、上記ディス
チャージ動作が行われない。上記ディスチャージが行わ
れ直列回路に対応したオアアレイＯＲのワード線がロウ
レベルからハイレベルに変化して、ＯＲアレイの読み出
しが行われる。例えば、ワード＆％Ｗ１がハイレベルに
されたなら、データ線Ｄ１とＤ２は、記憶ＭＯ３ＦＥＴ
Ｑｍが形成されているからロウレベルの読み出し信号が
形成され、データ線Ｄ２とＤｎは記憶ＭＯ３ＦＥＴＱｍ
が形成されないからハイレベルの読み出し信号が形成さ
れる。このようにして、上記ワードｖＡＷ１に結合され
るｎ個のデータ線からｎ個の出力信号が得られる。

上記のようなマイクロプログラムＲＯＭにあっては、記
憶素子を構成するＭＯＳ　Ｆ　ＥＴが正確に形成されて
いるか否かが重要となる。すなわち、アンドアレイＡＮ
Ｄにあっては、ディブレフション型ＭＯ３ＦＥＴにすべ
きＭＯＳＦＥＴが入力信号のロウレベルに対してオン状
態を維持できること、あるいはエンハンスメント型ＭＯ
３ＦＥＴにすべきＭＯＳＦＥＴがロウレベルの入力信号
によりオフ状態になることが重要である。また、オアア
レイＯＲにあっては、記憶ＭＯ３ＦＥＴＱｍがワード線
の選択レベルによりオン状態になること、実質的に形成
されないＭＯＳ　Ｆ　ＥＴがワード線の選択レベルに対
してオフ状態にあることが重要である。この実施例では
、上記のように、オアアレイＯＲからの読み出し信号を
逐−読み出すことが可能であるから、その良否の判定は
勿論のこと、それと一対一対応されたアンドアレイの入
力指定によりアンドアレイＡＮＤも間接的に読み出すこ
とができる。

上記の実施例から得られる作用効果は、下記の通りであ
る。すなわち、　− （１）第１のマルチプレクサを設けて、マイクロプログ
ラムＲＯＭから出力される次アドレス信号と外部から指
定されるアドレス信号とを選択的に切り換えてマイクロ
プログラムＲＯＭのアドレス入力に伝えるようにすると
ともに、第２のマルチプレクサを設けてマイクロプログ
ラムＲＯＭの出力線の信号を制御フィールド又は外部に
選択的に伝えるようにすることにより、第１及び第２の
マルチプレクサの切り換え制御によって、マイクロ命令
を直接的に読み出すことが可能となる。これにより、そ
の故障診断及びデバッグが可能となるという効果が得ら
れる。

（２）上記第２のマルチプレクサとして、出力線を複数
組に分割して選択信号より時系列的に出力させるという
構成を採ることによって、出力回路の簡素化が可能にな
るという効果が得られる。

（３）内部バスに結合されろレジスタを設けて、マルチ
プレクサの制御及びアドレス信号の入力及び読み出し信
号の出力を行わせることにより、外部端子数を増加させ
ることなく、マイクロプログラムＲＯＭの読み出しが可
能になるという効果が得られる。

（４）上記（１）により、マイクロプログラムＲＯＭの
故障診断が可能になるから、その精度の高い故障診断が
可能になるとともに、テスト時間の短縮化が可能になる
という効果が得られる。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、マイクロプログ
ラムＲＯＭの具体的構成は、第３図に示すような直列形
態にされたＭＯＳＦＥＴからなる縦型ＲＯＭを用いたア
ンドアレイに代えて、横型ＲＯＭを用いる構成としても
よい。この場合には、例えばロウレベルを論理“１”と
する負論理を採ること等により、実質的にアンドアレイ
を構成することができる。また、ｍＲＯＭのアドレス入
力には、条件分岐や割り込み等のための入力回路が設け
られるものであってもよい、また、第２図において、マ
ルチプレクサとしては、上記のような伝送ゲートＭＯ３
ＦＥＴＱｌなしいＱ８等に代えて、クロックドインバー
タ回路のような３状態出力回路を用いるものであっても
よく・逆に出力回路ＯＢは、伝送ゲートＭＯ３ＦＥＴに
置き換えるものであってもよい、また・その読み出しの
ためのタイミング信号は、２相のクロックパルス等種々
の実施形態を採ることができる。

また、出力レジスタＯＲのビット数は、上記のように内
部のバスを介してｍＲＯＭの出力信号を読み出す場合、
内部バスの信号ビット数に対応させることが便利である
。それ故、データバスが１６ビツト構成の場合、出力レ
ジスタＯＲのビット数は１６ビツトとされ、それに応じ
てｍＲＯＭの出力線の分割が行われるものである。この
ように出力線の信号を分割して出力させる場合、必ずし
も出力線の数が上記出力レジスタＯＲのビット数の整数
倍にならないから、最後に読み出されるビット数は８又
は１６ビツト等より少ないビットにされることはいうま
でもない。

この発明は、マイクロプログラムＲＯＭとして広く利用
でき、それを内蔵する各種情報処理回路に広く適用でき
る。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。すなわち、第１のマルチプレクサを設けて、マイクロ
プログラムＲＯＭから出力される次アドレス信号と外部
から指定されるアドレス信号とを選択的に切り換えてマ
イクロプログラムＲＯＭのアドレス入力に伝えるように
するとともに、第２のマルチプレクサを設けてマイクロ
プログラムＲＯＭの出力線の信号を制御フィールド又は
外部に選択的に伝えるようにすることにより、第１及び
第２のマルチプレクサの切り換え制御によって、マイク
ロ命令を直接的に読み出すことが可能となる。これによ
り、その故障診断及びデバッグが可能となる。

【図面の簡単な説明】

第１図は、この発明に係るマイクロプログラムＲＯＭの
一実施例を示すブロック図、 第２図は、それに用いられるマルチプレクサＭＰＸ２の
一実施例を示す具体的回路図、第３図は、上記マイクロ
プログラムＲＯＭを構成するアンドアレイとオアアレイ
の一実施例を示す回路図である。

Claims (1)

1. 【特許請求の範囲】 １、マイクロプログラムＲＯＭから出力される次アドレ
   ス信号と外部から指定されるアドレス信号とを選択的に
   切り換えてマイクロプログラムＲＯＭのアドレス入力に
   伝える第１のマルチプレクサと、マイクロプログラムＲ
   ＯＭの出力線の信号を受けて選択的に制御フィールド又
   は外部に伝える第２のマルチプレクサとを含むことを特
   徴とするマイクロプログラムＲＯＭ。 ２、上記第２のマルチプレクサは、制御レジスタにより
   指定される選択信号により、出力線の信号を分割して時
   系列的に外部に出力させる機能を持つものであることを
   特徴とする特許請求の範囲第１項記載のマイクロプログ
   ラムＲＯＭ。 ３、上記制御レジスタは、上記第１と第２のマルチプレ
   クサの切り換え指定も行うものであることを特徴とする
   特許請求の範囲第２項記載のマイクロプログラムＲＯＭ
   。 ４、上記外部から指定されるアドレス信号とそれに対応
   して外部に伝えるられる出力信号とは、それぞれ特定の
   アドレスが割り当てられたレジスタと内部バスを介して
   伝達されるものであることを特徴とする特許請求の範囲
   第１、第２又は第３項記載のマイクロプログラムＲＯＭ
   。