JPH01177655A - 記憶装置 - Google Patents
記憶装置Info
- Publication number
- JPH01177655A JPH01177655A JP63001367A JP136788A JPH01177655A JP H01177655 A JPH01177655 A JP H01177655A JP 63001367 A JP63001367 A JP 63001367A JP 136788 A JP136788 A JP 136788A JP H01177655 A JPH01177655 A JP H01177655A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- rom
- bit error
- data
- generated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000694 effects Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はコンピュータに使用される記憶装置に関する。
コンピュータの多くは、その取り扱うデータの信頼性を
確保するために、記憶装置から読み出されるデータに誤
りが存在するかどうかのチエツクを行っている。そして
、所定の単位のデータに対して１ビツトのエラー（以下
１ビットエラーという。）が発生した場合には、記憶装
置自体の交換の有無をそのエラーの状況によって判別す
ることにしている。
確保するために、記憶装置から読み出されるデータに誤
りが存在するかどうかのチエツクを行っている。そして
、所定の単位のデータに対して１ビツトのエラー（以下
１ビットエラーという。）が発生した場合には、記憶装
置自体の交換の有無をそのエラーの状況によって判別す
ることにしている。
このような判別を可能にするために、記憶装置では１ビ
ットエラーが発生するとそのデータを中央処理装置側に
伝達していた。中央処理装置側では、送られてきたデー
タをログデータとして磁気ディスク等の外部の記憶装置
に格納するようになっていた。
ットエラーが発生するとそのデータを中央処理装置側に
伝達していた。中央処理装置側では、送られてきたデー
タをログデータとして磁気ディスク等の外部の記憶装置
に格納するようになっていた。
このように従来の記憶装置では、１ビットエラーが発生
すると、その状況が中央処理装置を介して外部の装置に
格納していた。このため、記憶装置を単独で別のコンピ
ュータシステムに移設したような場合、前記した磁気デ
ィスク等との対応関係が崩れることになり、移設した記
憶装置について過去に生じたエラー情報が新しいシステ
ムに引き継がれないという問題があった。
すると、その状況が中央処理装置を介して外部の装置に
格納していた。このため、記憶装置を単独で別のコンピ
ュータシステムに移設したような場合、前記した磁気デ
ィスク等との対応関係が崩れることになり、移設した記
憶装置について過去に生じたエラー情報が新しいシステ
ムに引き継がれないという問題があった。
そこで本発明の目的は、エラーの生じた装置を他のシス
テムに移設した場合であっても過去のエラー情報を引き
継くことができ、装置の適切な管理を行うことのできる
記憶装置を提供することにある。
テムに移設した場合であっても過去のエラー情報を引き
継くことができ、装置の適切な管理を行うことのできる
記憶装置を提供することにある。
本発明では、記憶装置の少なくとも一部を書き込み可能
なＲＯＭで構成し、１ビットエラーが発生した場合には
、書込制御部によって、そのエラー情報をＲＯＭに書き
込ませるようにする。
なＲＯＭで構成し、１ビットエラーが発生した場合には
、書込制御部によって、そのエラー情報をＲＯＭに書き
込ませるようにする。
このように記憶装置自体がエラー情報を格納するように
したので、装置の移設が生じたような場合でも、エラー
情報が付随して移設することになり、前記した目的が達
成されることになる。
したので、装置の移設が生じたような場合でも、エラー
情報が付随して移設することになり、前記した目的が達
成されることになる。
以下実施例につき本発明の詳細な説明する。
第１図はこの記憶装置の回路構成の要部を表わしたもの
である。この実施例の記憶装置１０は、データの格納を
行うＲＯＭ （リード・オンリ・メモ’Ｊ）１１と、こ
のＲＯＭＩＩに対するデータの書き込みを制御するＲＯ
Ｍ書込制御回路１２、各種制御を行う記憶装置制御部１
３、および警報を表示するためのインジケータ１４を備
えている。
である。この実施例の記憶装置１０は、データの格納を
行うＲＯＭ （リード・オンリ・メモ’Ｊ）１１と、こ
のＲＯＭＩＩに対するデータの書き込みを制御するＲＯ
Ｍ書込制御回路１２、各種制御を行う記憶装置制御部１
３、および警報を表示するためのインジケータ１４を備
えている。
ここでＲＯＭＩＩは少なくともその一部の領域が書き込
み可能な素子によって構成されている。また記憶装置制
御部１３は、この記憶装置１０の各種制御を行う部分で
あり、ｃｐｕ ＜中央処理装置）や、作業用のＲＡＭ
（ランダム・アクセス・メモリ）、および制御用のプロ
グラムを格納するためのＲＯＭによって構成されている
。
み可能な素子によって構成されている。また記憶装置制
御部１３は、この記憶装置１０の各種制御を行う部分で
あり、ｃｐｕ ＜中央処理装置）や、作業用のＲＡＭ
（ランダム・アクセス・メモリ）、および制御用のプロ
グラムを格納するためのＲＯＭによって構成されている
。
第２図は、この記憶装置制御部１３の動作の概要を表わ
したものである。記憶装置制御部は、ＲＯＭ１１からデ
ータの読み出しが行われる場合には、これを順次所定単
位ずつチエツクし、１ビットエラーが発生しているかど
うかの判別を行う（ステップ■）。１ビットエラーが発
生したら、ＲＯＭ書込制御回路１２を通じてこれをＲＯ
Ｍ１１に書き込む（ステップ■）。次にこのＲＯＭ １
１から、過去に発生した１ビットエラーに関するデータ
を読み出し、記憶装置制御部１３内の前記したＲＡＭに
格納する（ステップ■）。そして、このＲＡＭに格納さ
れていた今回の１ビットエラーに関するデータとの照合
を行う（ステップ■）。
したものである。記憶装置制御部は、ＲＯＭ１１からデ
ータの読み出しが行われる場合には、これを順次所定単
位ずつチエツクし、１ビットエラーが発生しているかど
うかの判別を行う（ステップ■）。１ビットエラーが発
生したら、ＲＯＭ書込制御回路１２を通じてこれをＲＯ
Ｍ１１に書き込む（ステップ■）。次にこのＲＯＭ １
１から、過去に発生した１ビットエラーに関するデータ
を読み出し、記憶装置制御部１３内の前記したＲＡＭに
格納する（ステップ■）。そして、このＲＡＭに格納さ
れていた今回の１ビットエラーに関するデータとの照合
を行う（ステップ■）。
この結果、今回１ビットエラーが生じた際のＲＯＭ１１
の番地と同一の番地で、過去に１ビットエラーが生じて
いたと判別された場合には（ステップ■；Ｙ）、インジ
ケータ１４に対してランプ点灯指示信号が出力される（
ステップ■）。保守員は、これによるインジケータ１４
の点灯動作で記憶装置１０の交換の必要なことを知るこ
とができる。
の番地と同一の番地で、過去に１ビットエラーが生じて
いたと判別された場合には（ステップ■；Ｙ）、インジ
ケータ１４に対してランプ点灯指示信号が出力される（
ステップ■）。保守員は、これによるインジケータ１４
の点灯動作で記憶装置１０の交換の必要なことを知るこ
とができる。
以上、実施例ではＲＯＭＩＩの同一番地で１ビットエラ
ーが２回発生したことをもって記憶装置の交換を指示す
ることにしたが、この他の条件を設定して記憶装置の交
換を指示するようにしてもよい。また、実施例ではイン
ジケータによるランプ表示で警報を発したが、ブザーを
鳴動させる等の他の方法で警報を発してもよい。更に実
施例では、記憶装置内の処理についてのみ説明したが、
１ビットエラーが発生した場合には、これをこの記憶装
置外の回路部分に併せて通知するようにすることはもち
ろん有効である。更に実施例ではＲＯＭ１１にデータを
格納しておいたが、他の記憶媒体に格納するようにして
もよい。
ーが２回発生したことをもって記憶装置の交換を指示す
ることにしたが、この他の条件を設定して記憶装置の交
換を指示するようにしてもよい。また、実施例ではイン
ジケータによるランプ表示で警報を発したが、ブザーを
鳴動させる等の他の方法で警報を発してもよい。更に実
施例では、記憶装置内の処理についてのみ説明したが、
１ビットエラーが発生した場合には、これをこの記憶装
置外の回路部分に併せて通知するようにすることはもち
ろん有効である。更に実施例ではＲＯＭ１１にデータを
格納しておいたが、他の記憶媒体に格納するようにして
もよい。
このように本発明によれば、過去のエラー情報を記憶装
置内の書き込み可能なＲＯＭに格納することにしたので
、１ビットエラーが発生したときこれが記憶装置側の故
障であるかどうかを適切に判断することができるという
効果がある。
置内の書き込み可能なＲＯＭに格納することにしたので
、１ビットエラーが発生したときこれが記憶装置側の故
障であるかどうかを適切に判断することができるという
効果がある。
図面は本発明の一実施例を説明するためのもので、この
うち第１図は記憶装置のブロック図、第２図はこの装置
の記憶装置制御部の動作を示す流れ図である。 １０・・・・・・記憶装置、 １１・・・・・・ＲＯＭ。 １３・・・・・・記憶装置制御部。 出願人 日本電気株式会社 代理人 弁理士 山内梅雄
うち第１図は記憶装置のブロック図、第２図はこの装置
の記憶装置制御部の動作を示す流れ図である。 １０・・・・・・記憶装置、 １１・・・・・・ＲＯＭ。 １３・・・・・・記憶装置制御部。 出願人 日本電気株式会社 代理人 弁理士 山内梅雄
Claims (1)
- 【特許請求の範囲】 データの書き込みが可能なＲＯＭと、 １ビットエラーの発生時にそのエラー情報を前記ＲＯＭ
に書き込む書込制御部 とを具備することを特徴とする記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63001367A JPH01177655A (ja) | 1988-01-08 | 1988-01-08 | 記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63001367A JPH01177655A (ja) | 1988-01-08 | 1988-01-08 | 記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01177655A true JPH01177655A (ja) | 1989-07-13 |
Family
ID=11499526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63001367A Pending JPH01177655A (ja) | 1988-01-08 | 1988-01-08 | 記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01177655A (ja) |
-
1988
- 1988-01-08 JP JP63001367A patent/JPH01177655A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5159671A (en) | Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address | |
| US5553230A (en) | Identifying controller pairs in a dual controller disk array | |
| US6058462A (en) | Method and apparatus for enabling transfer of compressed data record tracks with CRC checking | |
| JPS6221143B2 (ja) | ||
| JPH0316712B2 (ja) | ||
| JPH01177655A (ja) | 記憶装置 | |
| JP2626381B2 (ja) | 空気調和装置 | |
| JPH0441375B2 (ja) | ||
| JPS5953586B2 (ja) | ログアウト制御装置 | |
| JPH07104948A (ja) | 情報記憶装置 | |
| JPS6278645A (ja) | 主記憶制御装置 | |
| JPH01155452A (ja) | データ処理システムの接続確認方式 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPS61128320A (ja) | 磁気デイスク制御装置 | |
| JPH0528056A (ja) | メモリ装置 | |
| JPS626347A (ja) | 障害情報のバツクアツプ制御方法 | |
| JPS62293582A (ja) | メモリ装置 | |
| JPH0191375A (ja) | 磁気ディスク制御装置 | |
| JPH05198095A (ja) | フロッピィディスク制御装置 | |
| JPH0325646A (ja) | パリティエラー判別方式 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPS6244849A (ja) | ヒストリフリーズ制御方法 | |
| JPS63103330A (ja) | アドレススタツク使用ミス検出方式 | |
| JPS63288345A (ja) | 数値制御装置 |