JPH01181448A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、多結晶シリコン膜上に形成された絶縁膜を有
する半導体装置に関する。

（従来の技術） 従来より半導体装置においては、多結晶シリコン股上に
多結晶シリコン酸化膜が絶縁膜として形成されたものが
多い、そして近年では、前記絶縁膜の性能を向上せしめ
るための新規な半導体装置が開発されている。例えば、
キャパシタとトランジスタを組み合わせて、情報の記憶
動作を行なうＤＲＡＭ（Ｄｙｎａｍｉｃ　Ｒａｎｄｏｍ
　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）があるが、このＤＲＡ
Ｍも集積度を高めるために、従来の基板表面が電荷蓄積
領域になっているものではなく、トランジスタの上に、
電荷蓄積領域を積み上げる謂ゆるスタックドキャパシタ
セルの検討が行なわれている。前記スタックドキャパシ
タでは、電荷蓄積領域に多結晶シリコン膜、キャパシタ
絶縁膜として、多結晶シリコン酸化膜あるいは、それを
含んだ積層膜が形成されたものが通常である。

しかし、前記多結晶シリコン酸化膜は、基板酸化膜と比
較して、必要な容量を確保するため薄膜化すると、絶縁
特性を満足させることは困難であった。そのため記憶特
性の劣化が生じる。同様の問題は、ＥＦＲＯＭ　（ｔＥ
ｌｅｃｔｒｉｃａｌ　Ｐｒｏｇｒａｍａｂｌｅ　Ｒｅａ
ｄＯｎｌｙ　Ｍｅｍｏｒｙ）等の多結晶シリコン酸化膜
を能動素子の絶縁膜として有する半導体装置についても
生じる。

（発明が解決しようとする課題） 前述した様に、従来の多結晶シリコン膜上に多結晶シリ
コン酸化膜を絶縁膜として形成されたスタックドキャパ
シタＤＲＡＭやＥＦＲＯＭ等の半導体装置では記憶特性
の劣化を生じるという欠点を解決するために、本発明は
記憶特性の劣化を低減した素子構造の半導体装置を提供
することを目的とする。

〔発明の構成〕

（課題を解決するための手段） 前記目的を達成するために本発明は、絶縁膜上に形成し
た多結晶シリコン膜の加工端部において。

前記絶縁膜に段差形状を設け、前記段差形状の下段の絶
縁膜表面を前記多結晶シリコン膜と前記段差形状の上段
の絶縁膜との界面より低い構造の半導体装置を提供する
。

（作　　用） 多結晶シリコン酸化膜は、基板シリコン酸化膜と比較し
て絶縁特性が悪いが、それは１次の原因による。すなわ
ち、■多結晶シリコン膜を構成する粒径１０〜１０００
膳膳の結晶粒に起因する表面の凹凸部分による電界集中
が生じる。■多結晶シリコン膜の結晶粒界への不純物析
出による酸化膜質の局所的劣化が生じる。■多結晶シリ
コン膜の加工端のエツジ部での酸化膜の薄膜化が生じる
。

本発明によれば、上記三つの原因のうち、特に■の多結
晶シリコン膜の加工端のエツジ部での酸化膜の薄膜化に
対して有効な解決策となる。従来の多結晶シリコン膜の
加工端部において下地の絶縁膜表面には段差が形成され
ないので、前記多結晶シリコン膜の加工端部の下部は、
酸化により多結晶シリコン膜上に酸化膜を形成する際に
平面部に比べて、酸化剤の供給が少なく、酸化膜が平面
部より薄くなる。そのため、例えば前記酸化膜の上下に
電極を形成して、電圧を印加した場合、このエツジ部の
薄膜領域において電界集中が生じ、酸化膜中を流れる電
流が増大し、絶縁耐圧が見かけ上低下すると同時に、流
れた電流により、酸化膜中の欠陥も増加し、絶縁特性が
劣化する。

本発明は、多結晶シリコン膜の加工端部において前記絶
縁膜の下地絶縁膜に段差形状を設け、前記段差形状の下
段の絶縁膜表面を多結晶シリコン膜と絶縁膜との界面よ
り低い構造にすることにより、前記多結晶シリコン膜の
加工端部の下部エツジにおいても酸化して、多結晶シリ
コン膜上に酸化膜を形成する際に酸化剤の供給が減少せ
ず、酸化膜の薄膜化が生じないようにすることができる
。

したがって、その後形成される多結晶シリコン酸化膜は
電界集中が起こらず、良好は絶縁特性が得られる。

（実　施　例） 以下１本発明の鮮明を図面を用いて説明する。

第１図は、本発明の一実施例のＤＲＡＭのスタックドキ
ャパシタセルを形成するための工程断面図である。

先ず、第１図（ａ）に示すように例えば比抵抗ｌＯΩ・
１で、表面が（１０Ｇ）面であるＰ型シリコン基板１０
１上に、素子分離用の例えば熱酸化膜１０２を選択的に
形成し、その後スイッチングトランジスタのゲート酸化
膜となる薄い熱酸化膜１０３を形成する。続いてゲート
電極となる第１のｎ中型多結晶シリコン膜１０４を形成
した後、通常の写真食刻工程を経て、パターニングを行
ない、その後、自己整合的にイオン注入法を用いてｎ十
型層１０５を形成する。

次に第１図（ｂ）に示す様に全面に例えば、厚さ４００
０人のＣＯＤ酸化膜１０６を絶縁膜として形成した後、
通常の写真食刻工程を経て、開口部１０７を形成する。

次に、第１図（Ｑ）に示す様に、全面に蓄積キャパシタ
の下部電極となる第２のｎ生型多結晶シリコン膜、１０
８を形成した後、通常の写真食刻工程を経て、例えば反
応性イオンエツチング法（ＲＩＥと略す）により、第２
のｎ生型多結晶シリコン膜１０８をパターングする。こ
の際、多結晶シリコン膜１０８をエツチングした後、下
地ＣｖＤ酸化膜１０６を前記領化膜１０Ｇのエツチング
が可能なガス雰囲気中でＲＩＥ等により深さ１００人エ
ツチングして、前記多結晶シリコン膜１０８端部の前記
絶縁膜１０６表面に段差１０９を形成する。

その後、第１図（ｄ）に示すように前記多結晶シリコン
膜１０８に熱処理を加えることにより前記多結晶シリコ
ン膜１０８表面にキャパシタ酸化膜となる熱酸化膜１１
０を形成する。　この際、多結晶シリコン膜１０８端部
には段差１０９があるので、多結晶シリコン膜１０８の
下部エツジにおいてもシリコン酸化膜１１０の薄膜化が
生じない。さらにキャパシタの上部電極となる第３のｎ
＋型多結晶シリコン１１１を全面に形成した後、通常の
写真食刻工程を経てパターニングすることにより本発明
の一実施例であるメモリーセルが完成する。

第２図は、第１図のスタックドキャパシタの段差部を拡
大して示した断面図である。同一の部分には同一の符号
を付して詳細な説明は省略する。

この図から明らかなようにこの実施例では第１の多結晶
シリコン膜１０８の端部の絶縁膜１０６に段差１０９を
形成した構造であるために、前記多結晶シリコン膜１０
８とこの多結晶シリコン膜１０８上の絶縁膜１１０を介
して形成される。第２の多結晶シリコン膜１１１とは、
良好に絶縁される。

これは、前記絶縁膜１１０の形成時、具体的には多結晶
シリコン膜１０８の熱酸化時に前記多結晶シリコン膜１
０８の加工端部の特に下方において前記絶縁膜１１０に
段差がない従来の場合と比較して酸化剤が多く供給され
易く、前記加工端部の絶Ｅｋｎｉ１１０は、その膜厚が
薄くならずに形成されるからである。

この実施例との比較のため、多結晶シリコン膜の下地の
絶縁膜に段差を形成しない従来のスタックドキャパシタ
の第２図に対応する部分の拡大図を第３図に示す。第２
図と同一の部分は同一の符号を付して示し、詳細な説明
は省略する。

前述したように従来のスタックドキャパシタでは絶縁１
１’Ｊ１０６に段差が形成されていないので多結晶シリ
コン膜１０ｇの加工端部に形成される絶縁膜１１０ａの
特に下部１１２では薄膜化された構造となっている。従
って、更に上に形成される第２の多結晶シリコン膜１１
１等の配線と前記多結晶シリコン膜１０ｇの絶縁性は、
前記Ｎ膜化された部分１１２で良好でなくなる。

このように本発明の実施例によれば、第１の多結晶シリ
コン膜と第２の多結晶シリコン膜等の配線の絶縁特性を
向上せしめることができる。

尚、この実施例では、多結晶シリコン膜１０８端部の段
差１０９を形成するのに反応性イオンエツチングを用い
たが同様の段差構造を形成することができるものであれ
ば本発明はその製法にはよらない。

また、この実施例では、絶縁膜１１０の表面に形成した
上部電極として多結晶シリコン膜を用いたが、他の材料
の例えばタングステン、モリブデン等の高融点金属ある
いはアルミニウム等が形成されたものでもよい。

さらに、絶縁膜の段差の形状も実施例に限定されるもの
ではなく、例えばテーバ形状等酸化剤が多結晶シリコン
膜の加工端部の特に下方に良好に供給されるものであれ
ばどのような形状でもよい。

また前記段差の高さは実施例では１００人としたが本発
明は、多結晶シリコン膜の加工端部の下地絶縁膜に段差
が形成されているものであれば、その高さは限定されな
い。

また、この実施例では熱酸化膜１１０をキャパシタ絶縁
膜に用いるスタックドキャパシタセルについて述べたが
、熱酸化膜１１０を含む積層膜、例えば、ＳｉＯ２／Ｓ
ｉ３Ｎ、／ＳｉＯ，三層絶縁膜を用いた構造のものでも
かまわない。

また１本実施例では、下地絶縁膜にＣυＤ酸化膜１０６
を用いる例について述べたが、絶縁膜であれば１本実施
例には限定されるものではない。

また、本実施例では、専らＤＲＡＭのスタックドキャパ
シタセルについて述べたが１本発明の構造を用いる半導
体装置であれば、いかなるものでもよい。

Ｃ発明の効果〕 本発明によれば、多結晶シリコン膜上に絶縁特性のすぐ
れた多結晶シリコン酸化膜を形成することができ、さら
にその上に形成する膜と前記多結晶シリコン膜と良好に
絶縁することができるので半導体装置の性能をきわめて
向上させることができる。

【図面の簡単な説明】

第１図は本発明による一実施例に係るＤＲＡＭのスタッ
クトキャパシタセルの製造工程を示す断面図。 第２図は第１図の段差部を拡大して示した断面図、第３
図は従来の構造のスタックドキャパシタセルの断面図で
ある。 １０１・・・シリコン基板。 １０２・・・素子分離用酸化膜。 １０３・・・ゲート酸化膜、 １０４・・・第１のｎ中型多結晶シリコンＦＡ（ゲート
電極）、ｉｏｓ・・・ｎ中型層、 １０６・・・層間絶縁用ＣＶＤ酸化膜、１０７・・・開
口部、 １０８・・・第２のｎ十型多結晶シリコン膜（キャパシ
タ下部電極）、 １０９・・・段差構造。 １１０、１１０ａ・・・キャパシタ酸化膜、１１１・・
・第３のｎ十型多結晶シリコン膜（キャパシタ上部電極
）。 代理人　弁理士　則　近　憲　佑 同　　松山光之 第１図

Claims (1)

【特許請求の範囲】
1. 　絶縁膜上に形成された多結晶半導体膜、絶縁膜、及び
   導電性膜を有する半導体装置であって、前記多結晶半導
   体膜の加工端部の下地の前記絶縁膜に前記多結晶シリコ
   ン膜が上部に形成されない絶縁膜表面の高さが前記多結
   晶半導体膜と絶縁膜よりも低い位置にあることを特徴と
   する半導体装置。