JPH01181468A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ＭＯ３構造の半導体装置に係わり、特に基板
応力の低減をはかった半導体装置に関する。

（従来の技術） ＭＯ９Ｏ９構造導体装置を製造するには、半導体基板上
の素子分離領域に比較的厚い素子分離絶縁膜を形成し、
この素子分離絶縁膜で囲まれた素子形成領域に薄い絶縁
膜を介してゲート電極を形成する。続いて、ゲート電極
をマスクに不純物を導入しソース・ドレイン拡散層を形
成することにより、ＭＯＳトランジスタを実現する。そ
の後、全面に層間絶縁膜を堆積し、各電極、拡散層を配
線でつなぐことにより、半導体集積回路装置が実現され
る。

近年、ＭＯＳトランジスタの微細化に伴い、ホットキャ
リアによるＧ腸の劣化を防ぐためＬＤＤ（Ｌｉｇｈｔｌ
ｙ　Ｄｏｐｅｄ　Ｄｒａｌｎ）構造が用いられている。

このＬＤＤ構造では、ゲート電極加工後にゲート電極を
マスクに基板表面にｎ−層をイオン注入し、ＣＶＤ−８
ｉ０２膜を堆積後異方性エツチングによりエッチバック
することにより、ゲート側壁に絶縁膜を形成し、その後
ｎ十のイオン注入によりソース・ドレイン拡散層を形成
してＭｏＳトランジスタを実現する。この場合、ｎ−層
の存在によりソース・ドレイン拡散層端での電界を緩和
し、ホットキャリアの発生を防ぐことができる。

しかしながら、この種の装置にあっては次のような問題
があった。即ち、ゲート電極の側壁に配置するＣＶＤ−
５ｔ０２膜（側壁保護膜）を形成することで基板にスト
レスがかかり、基板Ｓｉ中に転位を生じる。この転位は
、層間絶縁膜形成以降の熱プロセスでソース・ドレイン
のジャンクション境界付近まで延びていき、ジャンクシ
ョンリーク電流の増大等の電気的な悪影響を及ぼす。

（発明が解決しようとする課題） このように従来、ゲート電極の側壁に側壁保護膜を形成
した構造では、この側壁保護膜の存在により基板にスト
レスがかかり素子特性を劣化させる問題があった。

本発明は、上記事情を考慮してなされたもので、その目
的とするところは、ゲート電極の側壁保護膜に起因する
基板中の転位発生を低減することができ、素子特性の向
上管をはかり得る半導体装置を提供することにある。

［発明の構成コ （課題を解決するための手段） 本発明の骨子は、ＭＯＳトランジスタのゲート側壁に形
成する側壁保護膜の基板に対する応力の向きと、素子分
離絶縁膜の基板に対する応力の向きにより、素子分離領
域端とゲート電極端との交差角度を規定することにある
。

即ち本発明は、半導体基板上の素子分離領域に形成され
た素子分離絶縁膜と、この素子分離絶縁膜で囲まれた素
子形成領域上にゲート絶縁膜を介して形成され、且つ素
子分離領域まではみ出すように形成されたゲート電極と
、このゲート電極の側壁に形成された側壁保護膜とを備
えた半導体装置において、前記素子分離絶縁膜が前記基
板に与える応力と前記側壁保護膜が前記基板に与える応
力との合成力が小さくなるように、前記ゲート電極ｉと
素子分離領域端とを鋭角又は鈍角に交差させるようにし
たものである。

（作　用） 本発明によれば、素子分離領域端とゲート電極端との交
差角度を選択することにより、側壁保護膜による基板へ
の応力と素子分離絶縁膜による基板への応力とが打消し
合うようにしている。このため、基板に加わるストレス
を小さくすることができ、基板中の転位発生を低減する
ことが可能となる。

（実施例） まず、実施例を説明する前に、本発明の基本原理につい
て説明する。

通常のＬＤＤ構造のＭＯＳ）ランジスタでは、第４図に
示す如く素子分離絶縁膜４１に対しゲート電極４２は直
交するように交差する。ここで、素子分離絶縁膜４１が
ＬＯＧＯＳ等による選択酸化膜であると、この素子分離
絶縁膜４１からは基板に対して一般に圧縮応力が加わる
。一方、側壁保護膜４３は膜材料及び形成工程により基
板に対し圧縮応力若しくは引張り応力を与える。

これらの応力の関係を第５図に示す。第５図（ａ）は側
壁保護膜（ＳｉＯ２）が引張り応力を与える場合であり
、素子分離絶縁膜による圧縮応力Ｆｆと側壁保護膜によ
る引張り応力Ｆｃとは互いに直交する方向にあり、これ
らの合成力Ｆは、Ｆｆ。

Ｆｃよりも常に大きいものどなる。第５図（ｂ）は側壁
保護膜が圧縮応力を与える場合であり、この場合も素子
分離絶縁膜による圧縮応力Ｆｆと保護絶縁膜による圧縮
応力Ｆｃとは互いに直交する方向にあり、これらの合成
力Ｆは、Ｆｆ、Ｆｃよりも常に大きいものとなる。つま
り、側壁保護膜と素子分離絶縁膜による応力が合成され
ることにより、基板に大きなストレスが加わることにな
る。

そこで本発明者等は、ゲート電極端と素子分離領域端と
を直交させるのではなく、第６図に示す如く鈍角又は鋭
角に交差させた構造を考えた。第６図は素子分離領域端
とゲート電極端との交差角度θが鈍角及び鋭角の場合、
側壁保護膜による応力が圧縮応力及び引張り応力の場合
のそれぞれ４つのケースを示している。

側壁保護膜が圧縮応力を与える場合には、交差角θが鈍
角の場合は直交の場合よりも合成応力Ｆの絶対値が大き
く、鋭角の場合は直交の場合よりも合成応力Ｆの絶対値
が小さくなっている。つまり、鈍角の方が鋭角よりも合
成応力Ｆの絶対値が大きくなり、基板Ｓｉに転位の発生
が多くなる。

逆に、側壁保護膜が引張り応力を与える場合には、鈍角
の場合は直交の場合よりも合成応力Ｆの絶対値が小さく
、鋭角の場合は直交の場合よりも合成応力Ｆの絶対値が
大きくなっている。つまり、鋭角の方が鈍角よりも合成
応力Ｆの絶対値が大きくなり、基板Ｓｉに転位の発生が
多くなる。

従って、側壁保護膜が圧縮応力の場合は、素子分離領域
端とゲート電極端とを鋭角に交差させることにより、基
板に発生する転位を低減することができる。逆に、側壁
保護膜が引張り応力の場合は、素子分離領域端とゲート
電極端とを鈍角に交差させることにより、基板に発生す
る転位を低減することができる。なお、上記の説明では
素子分離絶縁膜が圧縮応力を与えるものとして考察した
が、もしこれが引張り応力を与えるものであれば、上記
鋭角及び鈍角の規定を逆にすればよいだけである。

以下、本発明の一実施例を図面を参照して説明する。

第１図は本発明の一実施例に係わる半導体装置の概略構
成を模式的に示す平面図であり、第２図（ａ）は第１図
の矢視Ａ−Ａ断面図、第２図（ｂ）はｔｊＪ１図の矢視
Ｂ−Ｂ断面図を示している。

ｐ型ＳｉＩ＆板１１上の素子分離領域をＬＯＣＯ８法に
より選択酸化してＳｉＯ２膜（素子分離絶縁膜）１２を
形成したのち、例えば８００℃のＨＣｉＰ酸化で約１２
０人のＳ　ｉ　Ｏ２Ｍ　（ゲート酸化膜）１３を素子形
成領域に形成する。次いで、ポリシリコン膜をＣＶＤ法
により全面に堆積し、ＰＯＣ，ｌ’３を含むガス中り０
０℃、３０分熱処理を行い、ポリシリコン膜中に燐を拡
散させる。このポリシリコン膜を所定の形状に加工しゲ
ート電極１４とする。ここで、ゲート電極１４のパター
ンは第１図に示す如く、ゲート電極端と素子分離領域端
とが鋭角に交差するようにした。

次いで、例えば燐を３０ＫｅＶ　、　４　ｘ　１０”ｎ
−２イオン注入しｎ　−ＭＡ　１５を形成し、さらにプ
ラズマＣＶＤ法により５ｉ０２膜を１５００人堆積した
のち、異方性ドライエツチングによりエッチバックし、
ゲート電極１４の側壁にだけ５ｉ０２膜を残置させた。

これが、側壁保護膜１６となる。次いで、素子分離絶縁
膜１２．ゲート電極１４及び側壁保護膜１６をマスクと
し、例えば砒素イオンを４０ＫｅＶ　、　　５　Ｘ　１
Ｇ”ｃｍ−２イオン注入し、ソース・ドレイン拡散層１
７を形成する。これ以降は、図示しない層間絶縁膜を堆
積し、ゲート、ソース、ドレインに配線を接続すること
になる。

か°くしで構成されたＭＯＳトランジスタにおいては、
素子分離絶縁膜１２からＳｉ基板１１に対して圧縮応力
が加わり、側壁保護膜１６からＳｉ基板１１に対して圧
縮応力が加わる。このとき、素子分離領域端とゲート電
極端との交差は鋭角であるので、それぞれの応力の関係
は前記第６図の左下と同様になり、合成応力Ｆはそれぞ
れの圧縮応力Ｆｃ、Ｆｆよりも小さいものとなる。従っ
て、Ｓｉ基板１１に加わるストレスを低減することがで
き、転位発生を防止することができる。また、従来工程
を変えることなく、ゲート電極１４のパターンを変える
のみで簡易に実現し得る等の利点もある。

なお、上記実施例では素子分離絶縁膜による応力を圧縮
応力、側壁保護膜による応力も圧縮応力としたが、側壁
保護膜が引張り応力の場合には素子分離領域端とゲート
電極端との交差角度を鈍角にすればよい。素子分離領域
端とゲート電極端との交差状態を変える手段としては、
第３図に示すようにすればよい。

第３図（ａ）〜（ｆ）は素子分離領域とゲート電極のパ
ターン形状を示す模式図である。第３図（ａ）（ｃ）（
ｅ）は素子分離領域端とゲート電極端とが鋭角で交差す
るパターンであり、（ａ）　（ｅ）ではゲート電極パタ
ーンに傾きを設け、（ｅ）では素子分離領域パターンに
傾きを設けている。これらのパターン形状は側壁保護膜
が圧縮応力のときにストレス低減をはかることができる
。

一方、第３図（ｂ）　（ｄ）　（ｆ）は素子分離領域端
とゲート電極端とが鈍角で交差するパターンであり、（
ｂ）　（ｆ’）ではゲート電極パターンに傾きを設け、
（ｄ）では素子分離領域パターンに傾きを設けている。

これらのパターン形状は側壁保護膜が引張り応力のとき
にストレス低減をはかることができる。

ここで、側壁保護膜が圧縮応力を与えるものか、引張り
応力を与えるものかは、側壁保護膜の材料や製造条件等
によって変化する。一般に、熱ＣＶＤ−３ｉ０２膜は引
張り応力となり、プラズマＣＶＤによる５ｉ０２膜は圧
縮応力となり易い。具体的な成膜条件として、熱ＣＶＤ
による５ｉ０２膜を、温度４５０℃、ガスＳｉＨ４＋０
２（流量比１　：　１８）　、常圧で形成したところ、
引張り応力を示すのが確認された。また、プラズマＣＶ
ＤによるＳｉｏ２膜を、温度３００℃、ガスＳ　ｉ　Ｈ
４＋Ｎ２０　（流量比１　：　１９）　、圧力０．９Ｔ
ｏｒｒ、高周波電力２２０Ｗで形成したところ、圧縮応
力であることが確認された。

また、素子分離絶縁膜はＬＯＧＯＳ等による酸化膜であ
れば一般に圧縮応力を示すが、基板に溝を形成し溝を５
ｉ０２膜で埋込む場合、圧縮応力に限らず引張り応力と
なる場合がある。素子分離絶縁膜の応力が引張り応力の
場合は前述した交差角の関係を逆にすればよい。つまり
、素子分離絶縁膜及び側壁保護膜による応力が共に圧縮
応力若しくは共に引張り応力の場合は、素子分離領域端
とゲート電極端との交差角を鋭角にすればよい。

さらに、素子分離絶縁膜及び側壁保護膜による応力が一
方が圧縮応力で他方が引張り応力の場合は、素子分離領
域端とゲート電極端との交差角を鈍角にすればよい。

なお、本発明は上述した実施例に限定されるものではな
く、その要旨を逸脱しない範囲で、種々変形して実施す
ることができる。実施例では側壁保護膜をＣＶ　Ｄ　−
Ｓ　ｉ　Ｏ２膜としたが、他のＳｉＮ膜、ポリＳＬ等で
も可能であり、さらにレジストブロックでＬＤＤ構造に
することも可能である。また、素子分離領域端とゲート
電極端との角度は４５度或いは　１３５度に限るもので
はなく、鋭角では０°くθ＜９０″、鈍角では９０＠＜
θ＜１８０°の値が可能である。また、ｎチャネルＭＯ
Ｓトランジスタに限らず、ｐチャネルＭＯＳトランジス
タに適用できるのは勿論のことである。

［発明の効果］ 以上詳述したように本発明によれば、素子分離絶縁膜端
とゲート電極端とを鋭角又は鈍角に交差させることによ
り、ＭＯＳトランジスタのゲート電極付近の基板に加わ
るストレスを低減することができる。従って、基板中の
転位発生を防止することができ、素子の信頼性向上をは
かることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係わる半導体装置の概略構
成を模式的に示す平面図、第２図は第１図の部分断面図
、第３図は変形例を説明するためのもので素子分離領域
とゲート電極パターンとの関係を示す模式図、第４図乃
至第６図は本発明の基本原理を説明するためのもので、
第４図は素子分離領域とゲート電極パターンとの関係を
示す図、第５図は素子分離領域端とゲート電極端とが直
交する場合の応力状態を示す模式図、第６図は素子分離
領域端とゲート電極端とが斜めに交差する場合の応力状
態を示す模式図である。 １１・・・Ｓｔ基板、１２・・・熱酸化５ｉ０２膜（素
子分離絶縁膜）、１３・・・５ｉ０２膜（ゲート絶縁膜
）、１４・・・ポリシリコン膜（ゲート電極）、１５−
ｎ−層、１６・＝ＣＶＤ−Ｓｉ０２膜（側壁保護膜）、
１７・・・ソース・ドレイン拡散層。 出願人代理人　弁理士　鈴江武彦 （ａ）　　　　　　　　　　　　　（ｂ）（ｃ）　　　
　　　　　　　　　　（ｄ）（ｅ）　　第３図　　（ｆ
） 第４図 （ａ）　　　　　　　（ｂ） 第５図

Claims (1)

【特許請求の範囲】
1. 　半導体基板上の素子分離領域に形成された素子分離絶
   縁膜と、この素子分離絶縁膜で囲まれた素子形成領域上
   にゲート絶縁膜を介して形成され、且つ素子分離領域ま
   ではみ出すように形成されたゲート電極と、このゲート
   電極の側壁に形成された側壁保護膜とを備えた半導体装
   置において、前記素子分離絶縁膜が前記基板に与える応
   力と前記側壁保護膜が前記基板に与える応力との合成力
   が小さくなるように、前記ゲート電極端と素子分離領域
   端とを鋭角又は鈍角に交差させたことを特徴とする半導
   体装置。