JPH01181496A - ビアホールの接続方法 - Google Patents
ビアホールの接続方法Info
- Publication number
- JPH01181496A JPH01181496A JP63002900A JP290088A JPH01181496A JP H01181496 A JPH01181496 A JP H01181496A JP 63002900 A JP63002900 A JP 63002900A JP 290088 A JP290088 A JP 290088A JP H01181496 A JPH01181496 A JP H01181496A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- layer conductor
- outer layer
- solder
- fan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ビデオテープレコーダー、テレビジョン受像
機などの各種電子機器や装置に用いる多層配線基板のビ
アホールの接続方法に関するものである。
機などの各種電子機器や装置に用いる多層配線基板のビ
アホールの接続方法に関するものである。
従来の技術
従来のセラミックや樹脂を絶縁基材とする多層基板は第
３図で示すように、アルミナやガラスエポキシなどの絶
縁基材２１の上に第一層目の導体２がＡｇ−ＰｄやＣｕ
などでそれぞれ形成され、さらに上記と同一絶縁材料と
同一導体材料を用いて第二層目の絶縁層３と導体層２４
とがそれぞれ形成され、多層化構成されるものである。
３図で示すように、アルミナやガラスエポキシなどの絶
縁基材２１の上に第一層目の導体２がＡｇ−ＰｄやＣｕ
などでそれぞれ形成され、さらに上記と同一絶縁材料と
同一導体材料を用いて第二層目の絶縁層３と導体層２４
とがそれぞれ形成され、多層化構成されるものである。
一般的にこれらの多層基板３ｏば、第１層目の導体（内
層導体）２２と第２層目の導体（外層導体）２４とを電
気的に接続するだめのビアホール２５を有している。内
層導体２２と外層導体２４とをビアホール２５を通じて
電気的に接続し、多層配線基板として機能させる方法と
しては多層導体２４の形成時と一緒に同一材料を用いて
一体的に形成する場合もあるが、多層基板３ｏの形成後
、別の手段、たとえば半田材を用いて部品実装時に導通
短絡することもたびたび用いられる発明が解決しようと
する課題 このような従来の多層基板３ｏに対してビアホール２６
内に５ｎ−ｐｂに代表されるような半田材２６を供給レ
リフローやデイツプなどの手段を用いて、内層導体２２
と外層導体２４とを半田接合し短絡しようとすると、加
熱時のビアホール界面および外層導体部近傍における溶
融半田の表面張力バランスが比較的均衡していることか
ら半田がビアホール上を塞いでしまい、その結果、内部
にフラックスなどから発生するガスが滞留することとな
り、冷却した後は第４図に示すようなビアホール２６の
中に気泡２７を内在させてしまう状態となる。その結果
内層導体２２と外層導体２４とは接続不安定となり、信
頼性の確保が困難になるという問題点を有していた。
層導体）２２と第２層目の導体（外層導体）２４とを電
気的に接続するだめのビアホール２５を有している。内
層導体２２と外層導体２４とをビアホール２５を通じて
電気的に接続し、多層配線基板として機能させる方法と
しては多層導体２４の形成時と一緒に同一材料を用いて
一体的に形成する場合もあるが、多層基板３ｏの形成後
、別の手段、たとえば半田材を用いて部品実装時に導通
短絡することもたびたび用いられる発明が解決しようと
する課題 このような従来の多層基板３ｏに対してビアホール２６
内に５ｎ−ｐｂに代表されるような半田材２６を供給レ
リフローやデイツプなどの手段を用いて、内層導体２２
と外層導体２４とを半田接合し短絡しようとすると、加
熱時のビアホール界面および外層導体部近傍における溶
融半田の表面張力バランスが比較的均衡していることか
ら半田がビアホール上を塞いでしまい、その結果、内部
にフラックスなどから発生するガスが滞留することとな
り、冷却した後は第４図に示すようなビアホール２６の
中に気泡２７を内在させてしまう状態となる。その結果
内層導体２２と外層導体２４とは接続不安定となり、信
頼性の確保が困難になるという問題点を有していた。
本発明は上記課題に鑑み、ビアホールに内在する気泡を
取り除き上下導体を接合短絡し信頼性のあるビアホール
の接続方法を提供するものである。
取り除き上下導体を接合短絡し信頼性のあるビアホール
の接続方法を提供するものである。
課題を解決するだめの手段
本発明はかかる課題を解決するためビアホールをとり囲
む円形状の外層導体の一部に扇形の欠落部を形成しビア
ホールを介して、半田材によって内層導体と接合短絡す
るものである。
む円形状の外層導体の一部に扇形の欠落部を形成しビア
ホールを介して、半田材によって内層導体と接合短絡す
るものである。
作用
本発明は上記の方法により、供給充填された溶融半田の
表面張力バランスの不均衡化を図ることによってビアホ
ール内の気泡滞留を防止し、内外層の接続安定化を図る
ものである。
表面張力バランスの不均衡化を図ることによってビアホ
ール内の気泡滞留を防止し、内外層の接続安定化を図る
ものである。
実施例
以下本発明の一実施例のビアホールの接続方法について
、図面を参照しながら説明する。
、図面を参照しながら説明する。
第１図〜第２図は本発明のビアホールの接続方法とビア
ホール接続部の断面状態を示すものである。１はアルミ
ナやガラスエポキシなどからなる絶縁基材であり、その
上に内層導体２がＡｇ−ＰｄやＣｕなどで形成されてい
る。さらに上記とＭ −の絶縁材料と導体材料を用いて
それぞれ絶縁層３と外層導体４とが形成される。内層導
体２と外層導体４との接続のためにビアホール６が配設
されており、その周囲をとり囲んでいる円形状の外層導
体接続部４ａの一部に扇形の欠落部８が設けられ、多層
（２層）基板となる。内層導体２と外層導体４とを接続
するためにビアホール５内に、例えば５ｎ−Ｐｂ共晶半
田を供給充填し、リフローやデイツプなどの手段を用い
て上記半田材を加熱溶融する。この時、溶融した半田材
６がビアホール６上を覆うこととなるが、ビアホールＳ
の周囲をとり囲んでいる円形状の外層導体接続部４ａの
一部に予め扇形欠落部８が設けられていることから、溶
融半田の表面張力バランスが崩れ、ビアホール５内に滞
留しているフラックスからのガスが扇形欠落部８を通じ
て排出されることとなシ、冷却後は第２図に示すように
、ビアホールＳ内に気泡発生のない半田材６を用いた内
層導体２と外層導体４との接続状態が得られることとな
る。その結果、接続の安定化が図られ、したがって、高
信頼性を確保できるものである。
ホール接続部の断面状態を示すものである。１はアルミ
ナやガラスエポキシなどからなる絶縁基材であり、その
上に内層導体２がＡｇ−ＰｄやＣｕなどで形成されてい
る。さらに上記とＭ −の絶縁材料と導体材料を用いて
それぞれ絶縁層３と外層導体４とが形成される。内層導
体２と外層導体４との接続のためにビアホール６が配設
されており、その周囲をとり囲んでいる円形状の外層導
体接続部４ａの一部に扇形の欠落部８が設けられ、多層
（２層）基板となる。内層導体２と外層導体４とを接続
するためにビアホール５内に、例えば５ｎ−Ｐｂ共晶半
田を供給充填し、リフローやデイツプなどの手段を用い
て上記半田材を加熱溶融する。この時、溶融した半田材
６がビアホール６上を覆うこととなるが、ビアホールＳ
の周囲をとり囲んでいる円形状の外層導体接続部４ａの
一部に予め扇形欠落部８が設けられていることから、溶
融半田の表面張力バランスが崩れ、ビアホール５内に滞
留しているフラックスからのガスが扇形欠落部８を通じ
て排出されることとなシ、冷却後は第２図に示すように
、ビアホールＳ内に気泡発生のない半田材６を用いた内
層導体２と外層導体４との接続状態が得られることとな
る。その結果、接続の安定化が図られ、したがって、高
信頼性を確保できるものである。
発明の効果
以上のように本発明はビアホールの周囲の円形状の外層
導体の一部に扇形の欠落部を設けることにより、非常に
簡単な多層基板構成を用いて、安定なビアホールの接続
状態が得られることから、工業上極めて有益な発明とな
るものである。
導体の一部に扇形の欠落部を設けることにより、非常に
簡単な多層基板構成を用いて、安定なビアホールの接続
状態が得られることから、工業上極めて有益な発明とな
るものである。
第１図は本発明の一実施例におけるビアホールの接続方
法を説明するための多層配線基板の断面斜視図、第２図
は同要部断面図、第３図は従来のビアホールの接続方法
を説明するだめの多層配線基板の断面斜視図、第４図は
同要部断面図である。 １・・・・・・絶縁基材、２ ・・・第１全溝体（内層
導体）、３・・・・・絶縁層、４・・・・・・第２全溝
本（外層導体）、４ａ・・・・・・外層導体接続部、５
・・・・・・ビアホール、６・・・・・・半田材、７・
・・・・・気泡、８・・・・・・扇形欠落部、１Ｑ、１
１・・・・・・多層基板。
法を説明するための多層配線基板の断面斜視図、第２図
は同要部断面図、第３図は従来のビアホールの接続方法
を説明するだめの多層配線基板の断面斜視図、第４図は
同要部断面図である。 １・・・・・・絶縁基材、２ ・・・第１全溝体（内層
導体）、３・・・・・絶縁層、４・・・・・・第２全溝
本（外層導体）、４ａ・・・・・・外層導体接続部、５
・・・・・・ビアホール、６・・・・・・半田材、７・
・・・・・気泡、８・・・・・・扇形欠落部、１Ｑ、１
１・・・・・・多層基板。
Claims (1)
- ビアホールの周囲に円形状の外層導体を配置し、その一
部に扇形の欠落部を形成し、ビアホール内に半田材を充
填することによって内層導体と上記外層導体とを接合短
絡するビアホールの接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002900A JPH01181496A (ja) | 1988-01-08 | 1988-01-08 | ビアホールの接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63002900A JPH01181496A (ja) | 1988-01-08 | 1988-01-08 | ビアホールの接続方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01181496A true JPH01181496A (ja) | 1989-07-19 |
Family
ID=11542228
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63002900A Pending JPH01181496A (ja) | 1988-01-08 | 1988-01-08 | ビアホールの接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01181496A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5657830A (en) * | 1990-08-02 | 1997-08-19 | Honda Giken Kogyo Kabushini Kaisha | Electrically operated saddle type vehicle |
-
1988
- 1988-01-08 JP JP63002900A patent/JPH01181496A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5657830A (en) * | 1990-08-02 | 1997-08-19 | Honda Giken Kogyo Kabushini Kaisha | Electrically operated saddle type vehicle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10135267A (ja) | 実装基板の構造及びその製造方法 | |
| JPH11289167A (ja) | 多層配線板 | |
| JP2001274555A (ja) | プリント配線基板、プリント配線用素板、半導体装置、プリント配線基板の製造方法、及び半導体装置の製造方法 | |
| JP2715945B2 (ja) | ボールグリッドアレイパッケージの実装構造 | |
| JPH02119292A (ja) | ビアホールの接続方法 | |
| JPS63213936A (ja) | 混成集積回路装置の製造方法 | |
| JP2886613B2 (ja) | 表面実装用多層プリント配線板 | |
| JPH0191494A (ja) | プリント基板への部品の半田付け方法 | |
| US5449110A (en) | Method of soldering lead terminal to substrate | |
| JPS594061A (ja) | 半導体装置 | |
| JP2891254B2 (ja) | 面付実装用電子部品 | |
| JPH04119689A (ja) | プリント配線板 | |
| JPS6149499A (ja) | フレキシブル多層配線基板 | |
| JPH01214197A (ja) | プリント配線板 | |
| JPH03200395A (ja) | 多層配線基板における導体接続方法 | |
| JPH03262186A (ja) | 印刷配線基板 | |
| JPH06105835B2 (ja) | 高密度実装モジュールの製造方法 | |
| JPH02178992A (ja) | 厚膜回路基板の製造方法 | |
| JPH0240227B2 (ja) | ||
| JPS61191095A (ja) | 回路装置およびその製造方法 | |
| JPH04186660A (ja) | 半導体装置用パッケージ | |
| JPH03185895A (ja) | 複合多層回路基板の製造方法 | |
| JPS63211655A (ja) | 半田埋め込みレジストシ−ト | |
| JPH04137554A (ja) | 混成集積回路装置 | |
| JPH09326545A (ja) | 表面実装部品を実装したプリント配線板、プリント配線基板およびチップ型表面実装部品 |