JPH01181533A

JPH01181533A - 半導体装置の製造方法

Info

Publication number: JPH01181533A
Application number: JP324188A
Authority: JP
Inventors: Shigehiko Kaji; 成彦梶
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1988-01-12
Filing date: 1988-01-12
Publication date: 1989-07-19
Anticipated expiration: 2014-04-19
Also published as: JP2883333B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は、半導体装置の製造方法に係わり、特に基板に
形成された配線等の段差部を被覆する絶縁膜の平坦化の
方法に関する。

（従来の技術）、　　半導体装置の製造にあたり、通常、半導体素子あ
るいは配線上には他の領域と絶縁性を保つために絶縁膜
を形成する。この場合、前記配線や半導体素子は通常、
段差を有しているので、前記配線や半導体素子を被覆し
た絶縁膜表面は凹凸となる。前記絶縁膜の凹凸のうち特
に、角部では、他の部分に比べてストレスが多くかかり
、このため前記絶縁膜にクラックが生じる等、絶縁性を
保てなくなるという問題が生じることがある。

特に、この問題は、近年半導体装置の大容量化・高集積
化に伴い用いられる多層配線構造のものにおいて顕著で
ある。つまり、前記多層配線構造の半導体装置を形成す
る場合、配線層と層間絶縁膜を繰り返し積層して形成す
るがその繰り返しによって段差は急峻となり、前記絶縁
膜に物理的なストレスが多くかかる。又、場合によって
は配線の方に断線を生じることもある。

前述した問題を生じないように凹凸のある前記絶縁膜表
面を平坦化し、前記絶縁膜に物理的なストレスが発生し
ないようにすることが行なわれている。前記平坦化の方
法としては、レジストエツチングバック法、バアイスス
パッタ法が主に行なわれている。しかしながら、前者は
半導体素子の微細化が進行するにつれて、プロセスの制
御が困難となっており、後者では素子に損傷を与えてし
まうという欠点がある。

そこで、上記２つの方法とは別の方法として液体の流動
性を用いた塗布法により、前記段差を平坦化する方法が
有力となってきた。

前記塗布法により形成される塗布膜は配線や半導体素子
を絶縁膜で被覆した後、前記絶縁膜状に硅素化合物を溶
媒中に溶解させた塗布膜形成溶液等を回転塗布し、その
後熱処理により溶媒を揮発させた上、膜の硬化を行なっ
て形成している。

しかしながら、前記熱処理は半導体素子等への影響を考
えると高温で行なうことはできず溶媒は、充分には揮発
していない。そのため塗布膜中に含まれる水分がエツチ
ングプロセスで使用されたノ１０ゲンガスの残留元素等
と反応して配線あるいは半導体素子を腐食させる等、耐
湿性に問題がある。

このため、単独で層間絶縁膜として用いず、例えばブラ
ダＣＶＤ１ｆｆｌ膜／塗布膜／プラズマＣＶＤ絶縁膜等
塗布膜を他の絶縁膜で挟み込むｔａ層構造しかしながら
基板上の配線層等゛と、絶縁膜及び塗布膜の熱膨張係数
（α）はそれぞれ異なり、特ニ前記配線層がアルミニウ
ム合金で、絶縁膜がプラズマＣｖＤによるＳｉＯ２膜の
場合、αは２ケタ異なる。従って、積層構造の層間絶縁
膜を形成しても塗布膜の硬化のための熱処理時に配線層
と絶縁膜の間で熱応力が発生し、前記絶縁膜にクラック
化じる場合があり問題となっている。

（発明が解決しようとする課題）本発明は上記した従来の配線あるいは半導体素子を絶縁
膜で被覆する方法では、前記絶縁膜の凹凸を平坦化し、
かつ、前記絶縁膜へのクラックの発生が生じてしまうと
いう問題を鑑みてなされたものである。すなわち、本発
明は配線層等の段差部を被覆する絶縁膜とこの絶縁膜上
に形成される塗布膜を低温で形成し、前記絶縁膜へのク
ラックの発生が生じないようにする半導体装置の製造方
法を提供することを目的とする。

［発明の構成］（課題を解決するための手段）本発明は上記目的を達成するために表面に段差部を有す
る基板上に少なくとも前記段差部を被覆する絶縁層を形
成する工程と、前記絶縁層を酸素、窒素、あるいはＯ族
元素のいずれかを含むガスプラズマ中にさらす工程とを
含む半導体装置の製造方法を提供する。

（作用）本発明により段差部を被覆した絶縁層をプラズマ中にさ
らすことにより低温で前記絶縁膜表面を平坦化すること
ができ、前記絶縁膜にクラックを発生することはない。

また、塗布膜の硬化処理は低温におけるプラズマ中で反
応が促進せしめることができ、耐湿性を向上せしめるこ
とが可能である。

例えば、前記塗布膜がＳｉ（ＯＨ）４等の硅素化合物の
場合、５ｉ−ＯＨ−０Ｈ−８ｔの間で脱水縮合反応を起
こし、５ｔ−０−３ｉの網目を広げることにより前記塗
布膜の効果が進行するとともに耐湿性を向上せしめるこ
とができる。この場合の処理温度は、熱処理により効果
を行なうには４００℃以上の加熱が必要である）この場
合絶縁膜にはクラックが生じる）のに対し、前記クラッ
クを生じることなく４００℃以下の低温で行なうことが
できる。また、配線にも応力が加わらないので断線が生
じることはない。

これは、プラズマ中に前記塗布膜をさらすと、Ｓ　ｉ　
−ＯＨあるいはＯ−Ｈ結合がプラズマのエネルギーによ
り活性化され反応性に富むからである。

従って、本発明によれば低温で平坦性、耐湿性の良好な
塗布膜を形成することができる。また、これにより、絶
縁層へのクラックの発生あるいは配線層の断線等を生じ
ることはない。

（実施例）以下、本発明の一実施例について図面を用いて詳細に説
明する。第１図は、その工程断面図である。

先ず、第１図（ａ）に示すように例えば第ｎ番目のアル
ミニウム等の配線（１）が形成された基板（６）ニ第１
プラズｖｃＶＤ−８ＬＯ２膜（２）ヲ形成する。次に第
１図（ｂ）に示す様に、前記・プラズマＣＶＤ−８ｉ０
２膜（２）の形成された基板全面にシリケート系化合物
を含む塗布膜形成溶液を塗布し、その後、減圧下で塗布
膜形成溶液の溶媒を揮発させ塗布膜としてシリケート系
化合物幕（３）を基板上に残す。ここで、前記塗布膜形
成溶液は硅素化合物を溶媒中に分散あるいは溶解させた
ものを用いることができる。引続き第１図（Ｃ）に示す
様に酸素プラズマ中で硬化処理を施したシリケート系化
合物膜（３ａ）を形成する。ここで、シリケート系化合
物膜（３ａ）を形成した後、エツチングして全面により
平坦性をもたせるようにしてもよい。

また、この実施例では、シリケート系化合物膜（３）を
すべて硬化した例を示したが、前記シリケート系化合物
膜（３）等の塗布膜表面のみを硬化せしめるようにして
も効果が得られる。

この場合、基板温度３００”Ｃ１酸素圧力Ｉ　Ｔｏｒｒ
。

Ｒｐ’　ハワーｓｏｏｗ、処理時間３０分のプラズマ処
理により、前記塗布膜はその表面がら深さ方向に約２０
００Ａ迄ち密化することができた。特に凸部上での塗布
膜膜厚は〜５００Ａ程度であ−るので、前記凸部上の塗
布膜は極めて良好に改質されていた。

さらに第１図（ｄ）に示す様に第２プラズマｃｖＤ−８
ｉ０２膜（４）を層間絶縁膜として形成し、さらにその
上に第１図（ｅ）に示す様な第（ｎ＋１）アルミニウム
配線（５）を形成する。

上記実施例で形成した第ｎ番目のアルミニウム配線（１
）がアルミニウム幅２μ謀、スペース幅２μ■、アルミ
ニウム厚１μ電のラインアンドスペースパターンであり
、′！Ｂ１プラズマＣＶＤ−３ｉ０２膜（２）ノ膜厚０
．２μｓ＋７）条件で４５０℃の熱処理により塗布膜（
３）を硬化させた場合、第１プラズマＣＶＤ−５ｉ０２
膜（２）に生じるクラックの発生率は３０％であった。

その後、さらに基板温度を室温〜３００℃、酸素圧力Ｉ
　ＴｏｒｒＳＲＦパワー８００Ｗ、処理時間６０分の酸
素ブロズマ処理により塗布膜（３）を硬化させた場合、
ＣＶＤ−３ｉ０２膜（２）にクラックは全く発生しない
。

本発明により形成する塗布膜の膜質は、第１あるいは第
２の絶縁膜との間で発生する応力の影響を抑制するため
に膜質を極力近付けるのが望ましい。

前記膜質の比較のため両者のエツチング速度を調べた結
果について以下説明する。

第２図は塗布膜の硬化処理を施す際に基板温度を変化さ
せた時の塗布膜（（＾）熱処理、（Ｂ）プラズマ処理）
とプラズマＣＶＤ−８ｉｏ２膜（Ｃ）　ノエッチング速
度を示す特性図である。

ここでプラズマ処理は酸素（ｏ２）雰囲気中で行ない、
酸素圧力Ｉ　Ｔｏｒｒ、ＲＦ出カ８００Ｗｌｌ！Ｌ理時
間６０分の処理条件である。また、プラズマＣＶｐ−Ｓ
ｉ０２膜のエツチング速度は基板温度によらずエツチン
グ速度はほぼ一定であり、基板温度が３００℃前後のと
きに両者のエツチング速度がほぼ同様であることがゎが
った。

さらに塗布膜の硬化処理後のエツチング速度を熱処理で
行った場合（、Ａ）と本発明によるプラズマ処理で行っ
た場合（Ｂ）で比較すると、例えば、プラズマ処理の３
００”Ｃのエツチング速度は、熱処理を６００℃〜で行
った場合とほぼ同様、であった。

これらのことから、プラズマ処理により硬化させた塗布
膜の方が熱処理により硬化させたよりもプラズマＣＶＤ
−８ｉ０２膜の膜質に近いことが推察される。

また、第２図から、プラズマ処理を施した塗布膜は同一
基板温度における通常の熱処理に比べた場合よりエツチ
ング速度が遅く、膜が緻密であることがわかる。従って
、同一基板温度では、熱処理よりもプラズマ処理の方が
吸湿性が小さいことがわかる。

このことは、塗布膜を沸騰水中に約３０分浸した後、塗
布膜を加熱した時に放出される水の相対量を質量分析計
を用いて測定することにより明らかとなった。

すなわち、基板温度３００℃、酸素圧力Ｉ　Ｔｏｒｒｓ
ＲＦ、８００Ｗ、処理時間６０分の条件で形成された塗
布膜はプラズマＣＶＤ−５ｉ０２膜と同程度であり、熱
処理により硬化せしめた膜に比べ吸湿性は約１／１０と
大きく改善された。

なお、上記実施例では塗布膜を酸素プラズマにさらした
が、酸素、窒素、あるいはアルゴン、ヘリウム、ネオン
等の０族元素を含むガスプラズマにさらしても同様の効
果が得られる。また、塗布膜形成溶液はプラズマにさら
した時に硬化する材料であれば何でもよいが、望ましく
は、シリコン（ＳＬ）と酸素（０）を含むものがよい。

また、前記塗布膜をプラズマにさらす直前あるいはプラ
ズマにさらしている間に基板に熱処理を加えると硬化処
理の時間を短縮でき、スループットを向上させることが
できる。

さらに、上記実施例では塗布膜として、シリケート系化
合物膜が表面に形成された絶縁膜の例を示したが、本発
明ではテトラエトキシシラン（ＴＥＯＳ）等の有機硅素
化合物を原料として化学的気相成長法による薄膜を形成
し、５ｉ−Ｒ（アルキル基）、５ｔ−ＯＲ（アルコキシ
基）等の有機基がその膜中に存在する絶縁膜を改質する
場合も含む。例えば、ＴＥＯＳを原料としてプラズマＣ
ＶＤ法で、層間絶縁膜として用いるために基板温度が〜
４００℃の低温で膜の堆積を行った場合、膜中にエトキ
シ基と副反応生成物の有機基が残る。この場合、膜堆積
とプラズマ処理による膜の改質とを交互に行う。有機基
を完全に除きながら所定膜厚になるまで膜堆積とプラズ
マ処理による膜の改質とを繰返すことにより膜中に有機
基のないち密な膜を形成することが、上記実施例と同様
にできる。

また、上記実施例では、表面に段差部を有する基板とし
て配線パターンが基板上に形成されたものについて示し
たが、その他、段差部のある領域であれば、半導体素子
の形成された領域等にも応用することができる。

【発明の効果］以上述べたように本発明によれば基板の配線等の段差部
を被覆した絶縁層の表面を低温で平坦化することができ
、プロセスにおける絶縁層あるいは、配線への影響を抑
制することができる。

【図面の簡単な説明】

第１図は本発明による一実施例を示す工程断面図、第２
図は本発明の詳細な説明するための特性図である。１．５・・・配線、　　　２・・・第１の絶縁層、３・
・・塗布膜、　　　　４・・・第２の絶縁層、６・・・
基板。

Claims

【特許請求の範囲】

（１）表面に段差部を有する基板上に少なくとも前記段
差部を被覆する絶縁層を形成する工程と、前記絶縁層を
酸素、窒素、あるいはＯ族元素のいずれかを含むガスプ
ラズマ中にさらす工程とを含む半導体装置の製造方法。
（２）表面に段差部を有する基板上に少なくとも前記段
差部を被覆する第１の絶縁層を形成する工程と、前記第
１の絶縁層上に塗布膜を形成し、前記第１の絶縁膜の形
成された基板表面を平坦化する工程、と、その後、少な
くとも前記塗布膜をプラズマ中にさらす工程と、前記平
坦化された塗布膜上に第２の絶縁層を形成する工程とを
含む請求項１記載の半導体装置の製造方法。
（３）表面に段差部を有する基板上に気相中のガス分解
により少なくとも前記段差部を被覆する絶縁層を形成す
る工程と、少なくとも前記絶縁膜表面プラズマ中にさら
す工程とを含む請求項１記載の半導体装置の製造方法。