JPH01184521A - 電子機器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）　産業上の利用分舒 本発明はキーボードを備えた電子機器に関する。

（ロ）　従来の技術 最近、普及の著しいパーソナルコンピュータ或−いはワ
ードプロセフす等の電子機器に於いては、データの入力
装置としてキースイッチがマトリックス状に配列された
キーボードが使用され、キースキャンを行なうことによ
りキー人力の検出が行なわれている（例えば特公昭５５
−１５７３８号公報参照）、そしてキースキャンは通常
キーボードに設けられた専用のＣＰＵが行替っており、
キースキャンに要する時間に関しては特に問題となるこ
とはない。

ところが小型で廉価なパーソナルコンピュータ或いはワ
ードプロセッサ等に於いては、部品削減の目的でキーボ
ードに専用のＣＰＵを設けることは行なわれず、機器全
体を制御しているメインＣＰＵに通常の処理の合間をぬ
ってキースキャンを行なわせるよう構成されている。キ
ースキャンは通常毎秒１００回以上行なわれる為、キー
マトリックスのスキャンラインが１０ライン程度の場合
であっても、キースキャンの処理時間がかかりＣＰＵの
本来の処理が遅れる等の影響が有り、キ　　□−スキャ
ンの処理時間が無視できないものとなっていた。

（ハ）　発明が解決しようとする課題 本発明は上述の問題点を解消すべくなされたもので、キ
ースキャン時間の短縮を計−）光電子機器を提供するも
のである。

（ニ）　課題を解決するための手段 本発明はマトリックス状に配置されたキーボードスイッ
チと、マド・リックスを順次スキャンする順次スキ・ン
ン手段と、マトリックスを一括してスキャンする一括ス
キャン手段と、キースキャンによるリターン信号から操
作されているキースイッチを検出する手段と、最初一括
スキャン手段による一括スキャンを行ないキースイッチ
が操作されていることが検出されると順次スキャンに切
換えるよう制御する制御手段で構成したものである。

（ホ）作用 本発明は上述の如く構成したので、何れかのキースイッ
チが操作される迄は一括スキャンが行なわれ、キースイ
ッチの操作が検出されてから順次スキャンに切替えるこ
とにより、常時順次スキャンを行なう従来の方式に比ベ
キースキャンの処理時間が短縮される。

（へ）実施例 以下本発明の実施例を図面に基づき説明する。

（１）は複数のキースイッチがマトリックス状に配列さ
れたキーマトリックスで、；ζキャンライン（Ｓｏ”３
７）とリターンライン（Ｒｏ”Ｒ７）の丸印で示す交点
にキースイッチ（２）がグイオー・ド（３）を介して各
々接続されている。今スキャンライン（Ｓ、〜Ｓ７）と
リターンライン（Ｒｏ　”　Ｒ７）共に８木であり、６
４個のキースイッチが配列されている。（４）は機器全
体の制御を司ると共にキースキャンを行なうＣＰＵで、
データバス（５）を介して出力ボート（６）及び入力ボ
ート（７）と接続されている。尚ＣＰＵ（４）にはメモ
リ等の他の装置も゛　接続されているが、図面では本願
のキースキャンに関係する部分のみ図示されている。（
８）はＣＰＵ（４）から発生されたスキャンデータ（Ｄ
。

〜Ｄ、）に基づきキーマトリックス（１）のスキャンラ
イン（Ｓ、−８））を選択する信号を発生するデコーダ
で、データ（Ｄ、〜Ｄり）をスキャンライン（Ｓ　ｏ　
”’　Ｓ　７）を選択する信号に変換する。尚データ（
Ｄ３）はデコーダ（８）の制御を行なうイネーブル制御
１８号で、デコーダ（８）を作動させる時Ｈレベル信号
が出力される。又データ（Ｄ、）は一括スキャンを制御
する制御信号で、一括スキャン時Ｌレベルの信号を出御
している。（ＣＯ）〜Ｇ７）は−方の入力にデータ〈Ｄ
４）が供給され、他方の入力にデコーダ（８〉の出力が
各々接続され、出力がスキャンライン（ＳＯ〜５７）に
接続されたＡＮＤゲートである。入力ボート（７）には
キーマトリックス（１）のリターンライン（Ｒｏ＝Ｒ）
）が接続され、キースキャンした検出信号をデータバス
（５）に出力している。　、 次に斯る構成よりなる本発明の動作につき第２図のフロ
ーデャートに基づき説明する。

先ずＣＰＵ（４）は予め決められているプログラムに従
い処理制御を行なっているが、図示しないタイマー回路
よりの定期的な割込み要求信号により、第２図（ａ）に
示すようにメインルーチンからキースキャンの処理ルー
チンに進みキースキャンを行なう、モしてキースキャン
は第２図（ｂ）に示すように、先ずステップ（Ｓ＋）で
キーフラグがセットされているか否かの判定を行なうが
、最初キーフラグはリセットされているので、続いてス
テップ（Ｓ２）へ進み一括スキャンを行なう、即ちデー
タバス（５）にスキャンデータ（Ｄ０′〜Ｄ４）を出力
しキースキャンを行なう際、データ（Ｄ４）をＬレベル
に設定することにより、ＡＮＤゲート（Ｇｏ〜Ｇ？）を
全て閉じ出力をＬレベルに設定する。そこで次にステッ
プ（Ｓ３）でリターンライン（Ｒｏ”Ｒ））の−信号を
チエツクすることにより、キーマトリックス（１）のキ
ースイッチ（２）のどれかが操作されているか否かの判
定を行なう。全くキースイッチ（２）が操作されていな
ければ、リターンライン（ＲＯ〜Ｒ７）・の信号は全て
Ｈレベルとなり、何れかのキースイッチ（２）が操作さ
れておれば、そのキースイッチ（２）を介して対応した
ＡＮＤゲートに電流が流れることにより、キースイッチ
（２）の接続点がＬレベルに設定される為、操作されて
いるキースイッチ（２）が接続されているリターンライ
ン（ＲＯ〜Ｒ７）はＬレベルとなる。したがって、リタ
ーンライン（Ｒｏ　ＮＲ？）の信号を調べることにより
、キースイッチ（２）が操作されているか否かの判定を
一度に行なうことができる。但しこの判定は操作の有無
のみで複数のキースイッチ（２）の内のどれであるかを
特定することはできない。

このようにして一括キースキャンを行ないステップ（Ｓ
ｌｌ）でキースイッチ（２）の操作の有無を検出したＣ
ＰＵ（４）は、キースイッチ（２）の操作無しを検出す
るとステップ（ＳＯ）よりキルスキへ・ンを終了しメイ
ンルーチンに復帰する。したがってキースイッチ（２）
が全く操作されていない場合には、短時間でキースキャ
ンを終了することができる。

一方リターンライン（Ｒｏ”Ｒ））の何れかがＬレベル
でありステップ（Ｓｓ）でキースイッチ（２）の何れか
が操作されていることを検出したＣＰＵ（４）は、ステ
ップ（Ｓ４）に進みキーフラグをセットした後、ステッ
プ（Ｓ５）に進み順次スキャンを開始する。即ち前述と
同様にしてＣＰＵ（４）はデータバス（５）にスキャン
データ（ｐｏ〜Ｄ４）を出力するが、この際データ（Ｄ
３）（Ｄ４）はＨレベル信号が出力されるので、データ
（Ｄ（１）によりデコーダ（８）がイネーブル状態に設
定され、又データ（Ｄ４）のＨレベル信号がＡＮＤゲー
ト（Ｇｏ”Ｇｙ）に供給され、デコーダ（８）から供給
されているＨレベル信号により、ＡＮＤゲート（Ｇｏ〜
Ｇ））は全て開かれＨレベル信号を出力している。モし
てＣＰＵ（４）よりデコーダ（８）にスキャンライン（
Ｓ０〜Ｓ　７）を選択するデータが出力され、デコーダ
（８）により変換きれてＡＮＤゲート（ＣＯ〜Ｇ））に
Ｌレベル信号が供給されるので、Ｌレベル信号が供給さ
れたＡＮＤゲートの出力はＬレベルとなり、キースキャ
ン可能となる。ＣＰＵ（４＞からはＡＮＤゲート（ＣＯ
〜Ｇ〕）を順番に閉じるようにデータバス（５）にスキ
ャンデータ（Ｄｏ〜Ｄ２）を出力するので、スキャンラ
イン（ＳＯ〜３７）が順次選択されキースキャン可能と
なる。

したがって例えばＡＮＤゲート（Ｇｏ）のみ閉じられ出
力がＬレベルの時、スキャンライン（Ｓｏ）のスキャン
が行なわれる。この時スキャンライン（Ｓｏ）に接続さ
れているキースイッチ（２）の何れも操作されていなけ
れば、リターンライン（Ｒ。

〜Ｒ７）への信号は全てＨレベルとなるが、何れかのキ
ースイッチ（２）が操作されておれば、そのキースイッ
チ（２）が接続されているリターンラインはＬレベルと
なる為、データバス（５）を介して入力きれたデータの
Ｌレベル信号の位置を検出することにより、ＣＰＵ（４
）は操作きれたキースイッチ（２）を検出１゛ることが
できる。

このようにしてキースキャンにより操作されているキー
スイッチ（２）を検出したＣ　Ｐ　Ｕ（４）は、ステッ
プ（Ｓ６）に進み検出したキースイッチ（２）のキーフ
ードをキーバッファに記憶する。そしてステップ（Ｓ７
）に進み再度前述と同様にして一括スキャンを行ない続
いてステップ（Ｓ７）で全てのキースイッチ（２）がＯ
ＦＦか否かの判定を行なう、これにより全てのキースイ
ッチ（２）がＯＦＦであることを検出すると、ステップ
（Ｓ・）に進みキーフラグをリセットしてメインルーチ
ンに復帰する。しかしまだ何れかのキースイッチ（２）
が操作されていることを検出すると、ステップ（Ｓｓ）
よりメインルーチンへ復帰する。

モしてＣＰＵ（４＞はメインルーチンでの処理を行ない
、タイマー回路により割り込みがかかるとキースキャン
ルーテンへ進むが、ステップ（Ｓｌ）でキーフラグがセ
ットされていることを検出すると、ステップ（Ｓｓ）へ
進み前述と同様にして順次スキャンを行ない操作されて
いるキースイッチ（２）の検出を行なう。

かくして１つのスキャンラインのスキャンに約２０マイ
クロ秒必要とすると、８本のスキャンライン（Ｓａ”Ｓ
ｙ）を毎秒２５０回頭次スキャンする場合、４０ミリ秒
キースキ〜・ンの距離時間が必要であり、従来はキース
イッチ（２）が操作されなくても、１秒の内で４％の時
間をキースキャンに費していたが、本願では一括スキャ
ンを行なうことにより、キースイッチ（２）が操作きれ
ていない時は８分の１の５ミリ秒に減少し、キースキャ
ンの処理時間が１秒の内の０．５％となり、大幅に削減
できる。

尚実施例はスキャンライン及びリターンラインとも８本
であったが、もっと多くの場合にも適用可能でありその
場合のキースキャン処理時間の削減効果は更に大きくな
る。

（ト）　発明の効果 上述の如く本発明の電子機器は、一括スキャンと順次ス
キキンを組み合せて行なうことにより、キースキャン処
理時間の大幅な低減を計ったもので、メインＣＰＵがキ
ースキャンに費やす時間の減少により、ＣＰＵが本来の
処理を効率的に行なうことが出来ると共に、キースキャ
ン時間の減少に伴ないキーボード部より発生される不要
輻射ノイズも減少されるもので、極めて実用的効果大で
ある。

【図面の簡単な説明】

第１図は本発明の電７−４１器の構成を示すブロック図
、第２図は第１図の動作状態を示すフローチャートであ
る。 〈１）・・・キーマトリックス、（２）・・・キースイ
ッチ、（４）・・・ＣＰＵ、（６）・・・出力ポート、
（７）・・・入力ボート、（８）・・・デコーダ。 出願人　三洋電機株式会社　外１名 代理人　弁理士　西野卓嗣（外１名） メインルー今ンへ

Claims (1)

【特許請求の範囲】
1. （１）マトリックス状に配置されたキーボードスイッチ
   と、マトリックスを順次スキャンする順次スキャン手段
   と、マトリックスを一括してスキャンする一括スキャン
   手段と、キースキャンによるリターン信号から操作され
   ているキースイッチを検出する手段と、最初一括スキャ
   ン手段による一括スキャンを行ないキースイッチが操作
   されていることが検出されると順次スキャンに切換える
   よう制御する制御手段で構成した事を特徴とする電子機
   器。