JPH01190030A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPH01190030A JPH01190030A JP63013883A JP1388388A JPH01190030A JP H01190030 A JPH01190030 A JP H01190030A JP 63013883 A JP63013883 A JP 63013883A JP 1388388 A JP1388388 A JP 1388388A JP H01190030 A JPH01190030 A JP H01190030A
- Authority
- JP
- Japan
- Prior art keywords
- conversion
- output
- input signal
- converter
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、アナログ信号をディジタル信号に変換するム
／Ｄ変換回路に関するものである。
／Ｄ変換回路に関するものである。
従来の技術
従来のＡ／Ｄ変換変換回路ブタ２２図４図に示す。第４
図において１は入力信号、３１は利得２の直流増幅器、
３２．３３はム／Ｄ変換器で、直流増幅器３１は入力信
号１をＡ／Ｄ 入力信号８へ増幅し、Ａ／Ｄ変換器３２
．３３へ供給する。３４はＡ／Ｄ入力信号８が比較レベ
ル９より上にあるか下かを判定して、それに応じて論理
″１″か０゛を出力する。３は比較器３４の出力でム／
Ｄ変換最上位ビットである。３５は切換器でム／Ｄ変換
最上位ビット３により、ム／Ｄ変換器３２の並列出力か
Ａ／Ｄ変換器３３の並列出力（ここではいずれもＮピッ
）（Ｎ：正の整数〕とする。）のいずれかをム／Ｄ変換
出力２とする。
図において１は入力信号、３１は利得２の直流増幅器、
３２．３３はム／Ｄ変換器で、直流増幅器３１は入力信
号１をＡ／Ｄ 入力信号８へ増幅し、Ａ／Ｄ変換器３２
．３３へ供給する。３４はＡ／Ｄ入力信号８が比較レベ
ル９より上にあるか下かを判定して、それに応じて論理
″１″か０゛を出力する。３は比較器３４の出力でム／
Ｄ変換最上位ビットである。３５は切換器でム／Ｄ変換
最上位ビット３により、ム／Ｄ変換器３２の並列出力か
Ａ／Ｄ変換器３３の並列出力（ここではいずれもＮピッ
）（Ｎ：正の整数〕とする。）のいずれかをム／Ｄ変換
出力２とする。
以上のように構成された従来のム／Ｄ変換回路における
各部の波形例を第５図に示す。ａは入力信号１、ｅ、ｆ
はＡ／Ｄ入力信号８の波形である。
各部の波形例を第５図に示す。ａは入力信号１、ｅ、ｆ
はＡ／Ｄ入力信号８の波形である。
６１、ｆは、への２倍の振幅を有している。ｅとｆは同
一波形であるが、ｅにおいて一点鎖線より上の実線部分
がＡ／Ｄ変換器３２でＡ／Ｄ変換される部分で、ｆにお
いて一点鎖線より下の実線部分がＡ／Ｄ変換器３３でム
／Ｄ変換される部分である。このようにＡ／Ｄ変換器３
２とＡ／Ｄ変換器３３ではム／Ｄ変換する直流電圧レベ
ルが異なるので、それぞれのＡ／Ｄ変換器３２．３３の
基準レベルは所望の値にしておく必要がある。・、ｆに
おける一点鎖線は比較レベル９を示しており、比較器３
４はム／Ｄ入力信号８が比較レベル９よシ上か下かを判
定し、それに応じてム／Ｄ変換最上位ビット３を出力す
る。切換器３５はム／Ｄ変換最上位ビット３に応じて、
２つのＡ／Ｄ変換器３２．３３のそれぞれの出力のうち
有効な方を選択してム／Ｄ変換出力２とする。したがっ
てム／Ｄ変換回路全体としての出力はＮビットのム／Ｄ
変換出力２とム／Ｄ変換最上位ピット３のあわせて（Ｎ
−）−１）ビットの分解能となる。
一波形であるが、ｅにおいて一点鎖線より上の実線部分
がＡ／Ｄ変換器３２でＡ／Ｄ変換される部分で、ｆにお
いて一点鎖線より下の実線部分がＡ／Ｄ変換器３３でム
／Ｄ変換される部分である。このようにＡ／Ｄ変換器３
２とＡ／Ｄ変換器３３ではム／Ｄ変換する直流電圧レベ
ルが異なるので、それぞれのＡ／Ｄ変換器３２．３３の
基準レベルは所望の値にしておく必要がある。・、ｆに
おける一点鎖線は比較レベル９を示しており、比較器３
４はム／Ｄ入力信号８が比較レベル９よシ上か下かを判
定し、それに応じてム／Ｄ変換最上位ビット３を出力す
る。切換器３５はム／Ｄ変換最上位ビット３に応じて、
２つのＡ／Ｄ変換器３２．３３のそれぞれの出力のうち
有効な方を選択してム／Ｄ変換出力２とする。したがっ
てム／Ｄ変換回路全体としての出力はＮビットのム／Ｄ
変換出力２とム／Ｄ変換最上位ピット３のあわせて（Ｎ
−）−１）ビットの分解能となる。
発明が解決しようとする課題
しかしながら上記のような構成では、分解能を１ピツト
増加させるために、高価なＡ／Ｄ変換器が２個必要とな
るという課題を有していた。
増加させるために、高価なＡ／Ｄ変換器が２個必要とな
るという課題を有していた。
本発明はかかる点に鑑みなされたもので、１個のＡ／Ｄ
変換器を用いて分解能を１ピツト増加させるム／Ｄ変換
回路を提供することを目的とする。
変換器を用いて分解能を１ピツト増加させるム／Ｄ変換
回路を提供することを目的とする。
課題を解決するための手段
本発明は、入力信号を増幅する回路と、増幅された入力
信号が設定電圧値よシ上にあるか下にあるかを判定する
回路と、設定電圧値を中心に折シ返した信号を作る回路
と、Ａ／Ｄ変換器とを備えた人／Ｄ変換回路である。
信号が設定電圧値よシ上にあるか下にあるかを判定する
回路と、設定電圧値を中心に折シ返した信号を作る回路
と、Ａ／Ｄ変換器とを備えた人／Ｄ変換回路である。
作用
本発明は前記した構成により、入力信号が２倍に増幅さ
れ、設定電圧値で折り返されるので、Ａ／Ｄ変換器に入
力される最大振幅は入力信号と同じになり、しかも折シ
返したかどうかは判定されているので、その判定結果が
最上位ピットとしてＡ／Ｄ変換器出力に付加される。結
果として、分解能が１ピツト増加したことになる。
れ、設定電圧値で折り返されるので、Ａ／Ｄ変換器に入
力される最大振幅は入力信号と同じになり、しかも折シ
返したかどうかは判定されているので、その判定結果が
最上位ピットとしてＡ／Ｄ変換器出力に付加される。結
果として、分解能が１ピツト増加したことになる。
実施例
第１図は本発明を示す一実施例のム／Ｄ変換回路ブロッ
ク図である。第１図において、１は入力信号、１１は利
得２の直流増幅器、１２は利得−２の直流増幅器、１３
は入力信号１が比較レベル４よシ大きいか小さいか判定
してそれに応じて論理″′１”かＱ”を出力する比較器
、１４は切換器で直流増幅器１１の非反転出力５と直流
増幅器１２の反転出力６のいずれかを比較器１３の出力
により選択してム／Ｄ入力信号７として出力する。１６
はＡ／Ｄ変換器（分解能Ｎピッ）（Ｎ：正の整数〕）、
１６は比較器１３の出力に応じて符号変換を行う符号変
換器、２は符号変換器１ｅの出力でム／Ｄ変換出力、３
は比較器１３の出力でム／Ｄ変換最上位ピットである。
ク図である。第１図において、１は入力信号、１１は利
得２の直流増幅器、１２は利得−２の直流増幅器、１３
は入力信号１が比較レベル４よシ大きいか小さいか判定
してそれに応じて論理″′１”かＱ”を出力する比較器
、１４は切換器で直流増幅器１１の非反転出力５と直流
増幅器１２の反転出力６のいずれかを比較器１３の出力
により選択してム／Ｄ入力信号７として出力する。１６
はＡ／Ｄ変換器（分解能Ｎピッ）（Ｎ：正の整数〕）、
１６は比較器１３の出力に応じて符号変換を行う符号変
換器、２は符号変換器１ｅの出力でム／Ｄ変換出力、３
は比較器１３の出力でム／Ｄ変換最上位ピットである。
以上のように構成された本実施例のム／Ｄ変換回路につ
いて以下その動作を説明する。
いて以下その動作を説明する。
各部の波形例を第２図に示す。ａは入力信号１、ｂは非
反転出力６．０は反転出力６、ｄはム／Ｄ入力信号７の
波形を示している。ａにおける一点鎖線は比較レベル４
を示しており、比較器１３は入力信号１が比較レベル４
よね上にあるか下にあるかを判定し、それに応じて論理
″１”か０”のム／Ｄ変換最上位ビット３を出力する。
反転出力６．０は反転出力６、ｄはム／Ｄ入力信号７の
波形を示している。ａにおける一点鎖線は比較レベル４
を示しており、比較器１３は入力信号１が比較レベル４
よね上にあるか下にあるかを判定し、それに応じて論理
″１”か０”のム／Ｄ変換最上位ビット３を出力する。
ｂは非反転出力５で入力信号１の２倍の振幅を有してお
り、−点鎖線は、ａにおける比較レベル４を示す一点鎖
線と相対的に同じレベルを示している。Ｃは反転出力６
で入力信号１の２倍の振幅し、しかも反転している。−
点鎖線はｂと同様、亀における比較レベル４を示す一点
鎖線と相対的に同じレベルを示している。つまり、ｂの
非反転出力５とｄの反転出力６は一点鎖線を中心として
互いに反転し、重ね合わせると二つの信号は一点鎖線の
ところで交わる関係にある。切換器１４は比較器１３の
出力であるム／Ｄ変換最上位ピット３に応じて、非反転
出力６と反転出力らのいずれかを選択し、ム／Ｄ変換出
カフとする。ｄはム／Ｄ変換出カフの波形であるが、波
形かられかるようにｂとｄの波形の一点鎖線より下の部
分をつなぎあわせた波形となっている。この例では下の
部分であるが上の部分だけをつなぎあわせても本質的に
は同等である。Ａ／Ｄ変換器１５はＡ／Ｉ）変換比カフ
をム／Ｄ変換し、ディジタル符号データを出力する。
り、−点鎖線は、ａにおける比較レベル４を示す一点鎖
線と相対的に同じレベルを示している。Ｃは反転出力６
で入力信号１の２倍の振幅し、しかも反転している。−
点鎖線はｂと同様、亀における比較レベル４を示す一点
鎖線と相対的に同じレベルを示している。つまり、ｂの
非反転出力５とｄの反転出力６は一点鎖線を中心として
互いに反転し、重ね合わせると二つの信号は一点鎖線の
ところで交わる関係にある。切換器１４は比較器１３の
出力であるム／Ｄ変換最上位ピット３に応じて、非反転
出力６と反転出力らのいずれかを選択し、ム／Ｄ変換出
カフとする。ｄはム／Ｄ変換出カフの波形であるが、波
形かられかるようにｂとｄの波形の一点鎖線より下の部
分をつなぎあわせた波形となっている。この例では下の
部分であるが上の部分だけをつなぎあわせても本質的に
は同等である。Ａ／Ｄ変換器１５はＡ／Ｉ）変換比カフ
をム／Ｄ変換し、ディジタル符号データを出力する。
符号変換器１６はＡ／Ｄ変換器１５の出力データの符号
変換を行い、ム／Ｄ変換出力２とする。前記符号変換と
は反転出力６をム／Ｄ変換した部分の符号データを変換
し、ム／Ｄ変換出カフとム／Ｄ変換最上位ビット３をあ
わせた（Ｎ＋１）ビットのディジタルデータをそのまま
Ｄ／ム変換して、元の入力信号１と同等の波形が得られ
るようにするものである。たとえばＮ＝３ピントの場合
の符号変換の例を第３図に示す。つまり、反転出力６を
ム／Ｄ変換したデータを符号変換によりディジタル的に
非反転に戻すことを意味している。但し、この符号変換
はム／Ｄ変換回路に含まれなくてもＤ／ム変換側にこの
機能があればよい。本例では比較器１３の出力が直接ム
／Ｄ変換最上位ピット３となっているが、実際には、切
換器１４の切り換えるタイミングを信号に合わせる必要
があシ、またム／Ｄ変換出力Ｔとも位相を合わせる必要
がある。
変換を行い、ム／Ｄ変換出力２とする。前記符号変換と
は反転出力６をム／Ｄ変換した部分の符号データを変換
し、ム／Ｄ変換出カフとム／Ｄ変換最上位ビット３をあ
わせた（Ｎ＋１）ビットのディジタルデータをそのまま
Ｄ／ム変換して、元の入力信号１と同等の波形が得られ
るようにするものである。たとえばＮ＝３ピントの場合
の符号変換の例を第３図に示す。つまり、反転出力６を
ム／Ｄ変換したデータを符号変換によりディジタル的に
非反転に戻すことを意味している。但し、この符号変換
はム／Ｄ変換回路に含まれなくてもＤ／ム変換側にこの
機能があればよい。本例では比較器１３の出力が直接ム
／Ｄ変換最上位ピット３となっているが、実際には、切
換器１４の切り換えるタイミングを信号に合わせる必要
があシ、またム／Ｄ変換出力Ｔとも位相を合わせる必要
がある。
発明の詳細
な説明したようＫ、本発明によれば、Ａ／Ｄ変換器１個
だけと信号処理回路によりＡ／Ｄ変換器の分解能より１
ビット分解能を増加させることができ、その実用的効果
は大きい。
だけと信号処理回路によりＡ／Ｄ変換器の分解能より１
ビット分解能を増加させることができ、その実用的効果
は大きい。
第１図は本発明における一実施例のム／Ｄ変換回路のブ
ロック図、第２図は同実施例の動作波形図、第３図は同
実施例の符号変換例の説明図、第４図は従来のム／Ｄ変
換回路のブロック図、第５図は同従来例の動作波形図で
ある。 １・・・・・・入力信号、２・・・・・・ム／Ｄ変換出
力、３・・・・・・ム／Ｄ変換最上位ビット、４・・・
・・・比較レベル、５・・・・・・非反転出力、６・・
・・・・反転出力、７・・・・・・ム／Ｄ入力信号、１
１・・・・・・直流増幅器、１２・・・・・・直流増幅
器、１３・・・・・・比較器、１４・・・・・・切換器
、１６・・・・・・Ａ／Ｄ変換器、１６・・・・・・符
号変換器、３１・・・・・・直流増幅器、３２．３３・
・・・・・Ａ／Ｄ変換器、３４・・・・・・比較器、３
５・・・・・・切換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図 第３図 ｚ＋ ０００ 七冨：換Ａ−） 変１４−ミイ責 第４図 第５図
ロック図、第２図は同実施例の動作波形図、第３図は同
実施例の符号変換例の説明図、第４図は従来のム／Ｄ変
換回路のブロック図、第５図は同従来例の動作波形図で
ある。 １・・・・・・入力信号、２・・・・・・ム／Ｄ変換出
力、３・・・・・・ム／Ｄ変換最上位ビット、４・・・
・・・比較レベル、５・・・・・・非反転出力、６・・
・・・・反転出力、７・・・・・・ム／Ｄ入力信号、１
１・・・・・・直流増幅器、１２・・・・・・直流増幅
器、１３・・・・・・比較器、１４・・・・・・切換器
、１６・・・・・・Ａ／Ｄ変換器、１６・・・・・・符
号変換器、３１・・・・・・直流増幅器、３２．３３・
・・・・・Ａ／Ｄ変換器、３４・・・・・・比較器、３
５・・・・・・切換器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第
１ 図 第２図 第３図 ｚ＋ ０００ 七冨：換Ａ−） 変１４−ミイ責 第４図 第５図
Claims (1)
- Ａ／Ｄ変換部と、このＡ／Ｄ変換部の適正入力電圧振幅
を有する入力信号を電圧振幅で２倍に増幅し、その出力
が互いに設定電圧値を中心に反転している反転及び非反
転直流増幅部と、前記入力信号が前記設定電圧値に対応
するレベルから上下いずれにあるかを判定するコンパレ
ータ部と、このコンパレータ部の論理出力により前記反
転及び非反転直流増幅部の二つの出力を切り換えていず
れかを前記Ａ／Ｄ変換部へ供給するスイッチ部とからな
り、前記Ａ／Ｄ変換部出力にコンパレータ部論理出力を
最上位ビットとして付加し、Ａ／Ｄ変換出力とすること
を特徴とするＡ／Ｄ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013883A JPH01190030A (ja) | 1988-01-25 | 1988-01-25 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013883A JPH01190030A (ja) | 1988-01-25 | 1988-01-25 | Ａ／ｄ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01190030A true JPH01190030A (ja) | 1989-07-31 |
Family
ID=11845601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013883A Pending JPH01190030A (ja) | 1988-01-25 | 1988-01-25 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01190030A (ja) |
-
1988
- 1988-01-25 JP JP63013883A patent/JPH01190030A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051746A (en) | Interpolation circuit for use in an A/D converter | |
| US4498072A (en) | A/D Converter having a self-bias circuit | |
| JPH033419B2 (ja) | ||
| JPH01190030A (ja) | Ａ／ｄ変換回路 | |
| JPS5945306B2 (ja) | デイジタル・アナログ変換装置 | |
| JPS62204617A (ja) | 高分解能ａ／ｄコンバ−タ | |
| US6642875B2 (en) | PWM converting circuit, D/A converter and PWM converting method with improved resolution | |
| JP3126073B2 (ja) | ビームフォーミング回路 | |
| US4647904A (en) | Folding-type analog-to-digital converter | |
| JP2824837B2 (ja) | アナログデジタル変換器 | |
| JPH0446016B2 (ja) | ||
| JPS59159035U (ja) | Ｄ／ａコンバ−タ | |
| JPH0427222Y2 (ja) | ||
| JP3070809B2 (ja) | ファンクション・ジェネレータ | |
| JPH047915A (ja) | Ｄ／ａコンバータ | |
| JPS62227221A (ja) | Ａ／ｄ変換装置 | |
| JPH05227026A (ja) | デジタル・アナログ変換器 | |
| JPH03105036U (ja) | ||
| JPS59104631U (ja) | アナログ・デイジタル変換器 | |
| JPH06224763A (ja) | Ａ／ｄ変換回路 | |
| JPS63181530A (ja) | Ａ／ｄ変換装置 | |
| JPH08223009A (ja) | Ｐｗｍ信号変調復調回路 | |
| JPS61182331A (ja) | アナログデイジタル変換器 | |
| JPH01120915A (ja) | 並列型ａ／ｄ変換器 | |
| JPS6029036A (ja) | アナログ・ディジタル変換回路 |