JPH0119267B2 - - Google Patents

Info

Publication number
JPH0119267B2
JPH0119267B2 JP57228951A JP22895182A JPH0119267B2 JP H0119267 B2 JPH0119267 B2 JP H0119267B2 JP 57228951 A JP57228951 A JP 57228951A JP 22895182 A JP22895182 A JP 22895182A JP H0119267 B2 JPH0119267 B2 JP H0119267B2
Authority
JP
Japan
Prior art keywords
conductive adhesive
circuit board
circuit
holes
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57228951A
Other languages
English (en)
Other versions
JPS59119894A (ja
Inventor
Tamotsu Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP57228951A priority Critical patent/JPS59119894A/ja
Publication of JPS59119894A publication Critical patent/JPS59119894A/ja
Publication of JPH0119267B2 publication Critical patent/JPH0119267B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/681—Shapes or dispositions thereof comprising holes not having chips therein, e.g. for outgassing, underfilling or bond wire passage
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、導電性接着剤を用い、比較的低温雰
囲気中で、集積回路（以下、ICと略す）の接地
を直接回路基板に落とす、回路ブロツクのダイア
タツチ方法に関する。
〔従来の技術〕
従来の導電性接着剤を用いるダイアタツチは、
第１図に示す様に、単純に、回路基板１上の接地
パターン２に導電性接着剤３を塗布し、その上に
IC４を搭載し、接着、乾燥を行ない、該ICの接
地を、該接地パターンに落とす方法をとつてい
た。
〔発明が解決しようとする問題点〕
しかし、前述の従来技術では、 (1) 導電接着剤による導通を確実に行なう為に
は、150゜程度の高温雰囲気中の乾燥を行なわな
ければならず、高温を嫌うICや回路基板には
使用できない。
つまり、導電性接着剤は、高温雰囲気中で乾
燥させないと接着力が弱く、第２図に示す様
に、回路基板１とIC４間に封止用樹脂５が侵
入し、パターン２とIC４間の導通をオープン
させてしまう。
(2) 又、ダイアタツチ作業工程に於いても、第３
図に示す様な、導電性接着剤３の流れ出しが発
生し、回路シヨートという不良を発生させてい
る。
(3) 又、導電性接着剤は、一般に高価であるにも
かかわらず、導電性接着剤が、接着力を上げた
い為に多量に必要となり、回路ブロツクコスト
が高くなる。
(4) 更には、電子時計等の様に薄形を要求される
回路ブロツクに於いては、第４図に示す様に回
路基板１にザグリ加工等を施しているが、この
場合接地パターン２が削除されてしまうので、
IC４と接地パターン２間の導通をとることは
不可能である。
という問題点を有する。
そこで本発明はこのような問題点を解決もの
で、その目的とするところは、 (1) 封止用樹脂の侵入等による、ICと接地パタ
ーンのオープンをなくし、しかも低温（100℃
以下）での導電性接着剤による導通を可能とす
る。
(2) 導電性接着剤の流れ出しを防止し、回路ブロ
ツクの不良をなくす。
(3) 高価な導電性接着剤の使用量を削減し、安価
な回路ブロツクを製造する。
(4) ICの接地を要するダイアタツチに於いて回
路基板のザグリ加工があつても、ICの接地を
可能とし、薄形実装を可能にする。
ことにある。
〔問題を解決するための手段〕
本発明の集積回路のダイアタツチ方法は、スル
ホールが設けられその表面と裏面と前記スルホー
ル壁面とに接地パターンが形成されている回路基
板を用意し、前記回路基板の表面上で、前記接地
パターンの外方に非導電性接着剤を設け、前記集
積回路の裏面を前記非導電性接着剤上に載置し
て、前記集積回路を前記回路基板に接合し、前記
集積回路を前記回路基板の表面側にて樹脂封止
し、前記回路基板の裏面側から前記スルホールよ
り導電性接着剤を流し入れ、前記導電性接着剤が
前記集積回路裏面と前記スルホールの接地パター
ンに接するようにしたことを特徴とする。
〔実施例〕
以下、実施例に基づいて、本発明を詳しく説明
する。
第５図は、本発明によるダイアタツチの実施例
である。
ダイアタツチ作業の工程の一例として、まず本
発明に基づき製造された接地パターン２、IC４
の下に設定したスルホール６を有する回路基板１
の上に、60℃の乾燥でも十分強力な接着力を発揮
する非導電性の接着剤７を、スルホール６部、接
地パターン２部を避ける様に塗布する。次に、
IC４を搭載する。次に、イヤーボンデイング、
樹脂封止の工程を完了した後、回路基板１のスル
ホール６にIC４とは反対面より、導電性接着剤
３を流し込み、IC４と接地パターン２間の導通
をとる。
この方法を用いることにより、IC４と回路基
板１間は、強力な接着力を持つ非導電性の接着剤
７により固定され、導電性接着剤にかかるはがし
力を抑えることが可能である為、従来の様な、封
止用樹脂の侵入による、IC４と接地パターン２
の導通オープンを防止することができる。該非導
電性の接着剤７の乾燥は、60℃前後の乾燥で十分
接着力を発揮するので、高温を嫌うICや回路基
板への使用が可能である。
又、導電性接着剤は、ICと反対側からスルホ
ールに流し込むので、導電性接着剤のIC能動面
への流れ出しが防止でき、回路ブロツクの不良を
なくすことができる。
更に、高価な導電性接着剤の量がコントロール
し易く、結局は、高価な導電性接着剤の量を削減
し、安価な回路ブロツクが製造可能となる。
又、第６図は、本発明による薄形を指向した回
路ブロツクの実装例である。
ダイアタツチ作業の工程は、前記に示した通り
であり、この様にザグリを施した回路基板１を用
いては、従来IC４の接地をとることが不可能で
あつたのに対し、本発明では、スルホールの壁面
を通して導通をとることを可能とした。
〔発明の効果〕
以上述べたように本発明によれば、スルホール
が設けられその表面と裏面と前記スルホール壁面
とに接地パターンが形成されている回路基板の表
面上で、前記接地パターンの外方に非導電性接着
剤を設け、集積回路を前記回路基板に接合して樹
脂封止し、前記回路基板の裏面側から前記スルホ
ールより導電性接着剤を流し入れ、前記導電性接
着剤が前記集積回路裏面と前記スルホールの接地
パターンに接するようにしたことにより、集積回
路と回路基板とは前記非導電性接着剤にて固定さ
れ、前記導電性接着剤にかかるはがし力を抑える
ことが可能となるので従来のような封止用樹脂の
侵入による集積回路と接地パターンの導通オープ
ンを防止することができ、又、低温乾燥可能な非
導電性接着剤を選択することにより高温を嫌う集
積回路や回路基板への使用が可能となる。又、導
電性接着剤は、集積回路と反対側からスルホール
に流し込むので、導電性接着剤の集積回路能動面
への流れ出しが防止でき、回路ブロツクの不良を
なくすことができると共に導電性接着剤の量がコ
ントロールし易く、高価な導電性接着剤の使用量
を低減できるので安価な回路ブロツクが製造可能
となり、更に、薄形指向のザグリ付き回路基板に
おいても集積回路の接地ができるという効果を有
する。
【図面の簡単な説明】
第１図は従来の導電性接着剤を用いてダイアタ
ツチを行なつた回路ブロツク図。第２図は従来の
導電性接着剤を用いてダイアタツチを行なつた回
路ブロツク導通オープンの不良概念図。第３図は
従来の導電性接着剤を用いてダイアタツチを行な
つた回路ブロツクの回路シヨートの不良概念図。
第４図は従来の薄形指向回路ブロツクにおいて
ICの接地がとれないことを示した概念図。第５
図は本発明に基づく、導電性接着剤を用いてダイ
アタツチを行なつた回路ブロツク図。第６図は本
発明に基づく、薄形指向の導電性接着剤を用いた
ダイアタツチ方法による回路ブロツク図。 １……回路基板、２……接地パターン、３……
導電性接着剤、４……集積回路、５……封止用樹
脂、６……スルホール、７……非導電性接着剤。

Claims (1)

    【特許請求の範囲】
  1. １ スルホールが設けられその表面と裏面と前記
    スルホール壁面とに接地パターンが形成されてい
    る回路基板を用意し、前記回路基板の表面上で、
    前記接地パターンの外方に非導電性接着剤を設
    け、前記集積回路の裏面を前記非導電性接着剤上
    に載置して、前記集積回路を前記回路基板に接合
    し、前記集積回路を前記回路基板の表面側にて樹
    脂封止し、前記回路基板の裏面側から前記スルホ
    ールより導電性接着剤を流し入れ、前記導電性接
    着剤が前記集積回路裏面と前記スルホールの接地
    パターンに接するようにしたことを特徴とする集
    積回路のダイアタツチ方法。
JP57228951A 1982-12-27 1982-12-27 集積回路のダイアタツチ方法 Granted JPS59119894A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57228951A JPS59119894A (ja) 1982-12-27 1982-12-27 集積回路のダイアタツチ方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57228951A JPS59119894A (ja) 1982-12-27 1982-12-27 集積回路のダイアタツチ方法

Publications (2)

Publication Number Publication Date
JPS59119894A JPS59119894A (ja) 1984-07-11
JPH0119267B2 true JPH0119267B2 (ja) 1989-04-11

Family

ID=16884409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57228951A Granted JPS59119894A (ja) 1982-12-27 1982-12-27 集積回路のダイアタツチ方法

Country Status (1)

Country Link
JP (1) JPS59119894A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63237535A (ja) * 1987-03-26 1988-10-04 Nec Corp 混成集積回路
JPH09246290A (ja) * 1996-03-01 1997-09-19 Citizen Watch Co Ltd 半導体装置
JP4529041B2 (ja) * 2004-09-24 2010-08-25 スタンレー電気株式会社 回路基板モジュール化方法

Also Published As

Publication number Publication date
JPS59119894A (ja) 1984-07-11

Similar Documents

Publication Publication Date Title
KR970024035A (ko) 더미볼을 이용한 비지에이(bga) 패키지 및 그 보수방법
JPH0119267B2 (ja)
JPH0494591A (ja) スルーホールを有するプリント配線板の製造方法
JPS63283136A (ja) 回路基板の実装方法
JPS5823956B2 (ja) インサツハイセンバン
JPS6330793B2 (ja)
JPH08116152A (ja) 回路基板構体
JPH10154766A (ja) 半導体パッケージの製造方法及び半導体パッケージ
JPH01214197A (ja) プリント配線板
JP2852976B2 (ja) 半導体素子のための検査用回路基板の使用方法
JPS60175488A (ja) プリント基板への部品取付方法
JPH09246715A (ja) 電子部品実装方法
JPH05335709A (ja) 印刷配線基板
JP2552339Y2 (ja) ２つの回路基板の回路を接続する接続装置
JPS59140466U (ja) 回路基板接続装置
JP3041980B2 (ja) 液晶パネル及び液晶パネルの製造方法
JPH04154190A (ja) チップ部品の実装方法
JPH0634710Y2 (ja) プリント配線板
JPH04354355A (ja) チップキャリヤ
JPS61287197A (ja) 電子部品の製造方法
JPH0382095A (ja) 半導体ｉｃの接続方法
JPS6377189A (ja) プリント配線基板
JPS60177698A (ja) 実装基板
JPH03268474A (ja) 過電流保護素子用基板
WO2002023963A2 (en) Method and apparatus for surface mounting electrical devices