JPH01201766A - 論理シミュレーション装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は論理回路の動作を模擬する論理シミュレーショ
ン装置に関するものである。

従来の技術 論理シミュレーションとは論理回路にある入力を印加し
た時に、いかなる出力が得られるかを模擬することであ
る。従って、論理シミュレーションの実行の過程におい
て、論理回路を構成する個々の論理ゲートについて、そ
の入力の状態から出力の状態を求めることになる。

通常、論理シミュレーションにおいては、論理ゲートの
状態の変化を示すイベントを取り扱い、これには論理ゲ
ートの識別情報、論理ゲートの状態に関する情報、およ
びこの状態になる時刻に関する情報が含まれる。このイ
ベントは、論理シミュレーションの実行にともない発生
し、イベントメモリに格納される。

論理ゲートの入力の状態から出力の状態を求めることは
評価手段によって行なわれる。ここでは、論理ゲートの
入力の状態、論理ゲートの論理型、論理ゲートの信号遅
延時間等から、論理ゲートの出力状態が入力状態の変化
にともなって至る状態およびその時刻を求め、これらと
論理ゲートの現在の状態およびこの論理ゲートのイベン
トがイベントメモリにあればその状態と時刻から適切な
イベントを作成し、イベントメモリに格納する処理が行
なわれる。尚、論理ゲートの出力の状態と論理ゲートの
状態とは同一のものである。

前述した評価手段におけるイベントの作成の手続きは複
雑である。これを第７図を用いて説明する。

今、第７図（Δ）に示す入力人、入力Ｂおよび出力Ｙを
有する信号遅延時間ｔｄのＮＡＮＤゲートに第７図中）
に示す信号が印加される場合を考える。入力人は状態１
が続き、入力Ｂは時刻ｔｏ　において状態○から状態１
へ変化する。

さて、時刻ｔｏにおいて入力状態はＡ、Ｂともに１であ
るから、時刻ｔｏ　より信号遅延ｔ（１後即ち時刻ｔｙ
に出力Ｙは状態０にならなければならない。ここで時刻
ｔｏ　における出力Ｙの状態は１であるから時刻ｔｙに
おいて出力Ｙの状態変化が生じることとなり、イベント
を作成しイベントメモリへ格納する。このイベントは、
時刻ｔｙ　および状態０を情報として含むものである。

もし出力Ｙの状態が変化しないならば、イベントは作成
しない。

次に、第７図（Ｃ）に示すように入カムが時刻ｔ＾で状
態１から状態０へ変化し、入力Ｂが時刻ｔＢで状態０か
ら状態１へ変化し、ｔａ　　ｔｎ＜ｔａ　　なる入力が
印加される場合を考える。

時刻ｔＢにおいては、第７図（ＩＬ）の場合と同様に時
刻ｔＹ、＝ｔＢ＋ｔｄにおける出力Ｙが０となるイベン
トを作成し、イベントメモリへ格納する。

時刻ｔＡにおいては入カムは状態０となり、従って出力
Ｙは時刻ｔｙ２　＝　ｔＡ＋　ｔ（１において状態１と
ならなければならない。

さて、時刻ｔＡにおいてはｔｙ、）ｔムのだめ出力Ｙは
状態１のままである。従って時刻ｔＡ　においては出力
Ｙは時刻ｔＹ２に状態変化しないこととなシ、イベント
は作成されないこととなる。この結果、出力Ｙは時刻ｔ
ｙ＋に状態０に至った後変化しないこととなり矛盾を生
じる。このために、時刻ｔム　においては、イベントメ
モリを検索し、出力Ｙの時刻ｔＹ、におけるイベントを
発見し、これと時刻ｔＹ２および時刻ｔＹ２に出力Ｙが
至る状態とを比較し、時刻ｔＹ２における状態１のイベ
ントを作成し、イベントメモリへ格納することを決定し
なければならない。

また、第７図（０）に示した出力Ｙの状態は、時刻ｔＹ
１で状態０になる以前の時刻ｔＡに入力人が状態０にな
る。従って出力Ｙが時刻ｔｙ＋とｔＹ２の開状態０とな
るとは考え難く、第７図（Ｃ）のＹ′に示すように、時
刻ｔｙ、とｔＹ２の開状態不定とするべきである。この
場合、時刻ｔＢ　において、時刻ｔｙ、における状態０
のイベントがイベントメモリに格納されているため、時
刻ｔＡにおいては、時刻ｔｙ、における状態０のイベン
トを抹消するとともに、時刻ｔｙ１における状態不定の
イベントと時刻ｔＹ２における状態１のイベントとを作
成しイベントメモリへ格納しなければならない。

以上に述べたイベント作成の手続きは一例にすぎず、論
理ゲートの現在の状態、入力の状態から計算された出力
の状態、その状態に至る時刻、さらにはこの論理ゲート
のイベントがイベントメモリに存在するか否か、存在す
ればその状態と時刻等の数多くの組み合わせについて矛
盾が発生しないように処理をしなければならず、その手
続きは極めて複雑である。

また、イベント作成の手続きは論理シミュレーションを
実行するために必要不可欠な処理であり、時間も多く必
要とするものである。

発明が解決しようとする課題 従来の論理シミュレーション機械においては、前述した
イベント作成の手続きを、マイクロプログラム等を用い
て逐次処理していた。このため処理に多くの時間を要し
、論理シミュレーションの実行速度の低下の原因となっ
ていた。

また、イベント作成の手続きを回路手段で実行するもの
もあったが、回路手段の構成が複雑となり、従って実行
速度も遅かった。

課題を解決するための手段 本発明は前述した従来の論理シミュレーション機械にあ
った問題点に鑑みてなされたものであシ、論理シミュレ
ーションの実行にともない発生するイベントを格納する
イベントメモリと、論理ゲートの有する論理演算を実行
し、イベントを作成し、前記イベントメモリへ格納する
評価手段と、前記評価手段による前記イベントメモリへ
のイベントの格納を制御する情報を格納したメモリ手段
とを具備した論理シミュレーション装置において、前記
メモリ手段が該論理ゲートの現在の状態と、前記評価手
段で演算によって得られた該論理ゲートのイベントの状
態と、該論理ゲートのイベントが前記イベントメモリに
格納されているか否かを示す情報と、該論理ゲートのイ
ベントが前記イベントメモリに格納されていればその状
態と、前記演算によって得られた該論理ゲートのイベン
トの時刻と前記イベントメモリに格納されている該論理
ゲートのイベントの時刻の大小を示すデータとを情報と
して具備したデータをアドレス入力となし、前記イベン
トメモリに格納されている該論理ゲートのイベントを抹
消するか否かを示すデータと、前記イベントメモリへ格
納する該論理ゲートのイベントの状態と、このイベント
の時刻として前記論理演算によって得られた該論理ゲー
トのイベントの時刻または前記イベントメモリに格納さ
れている該論理ゲートのイベントの時刻を指定するデー
タとを情報として具備したデータをデータ出力となすメ
モリ手段であることを特徴とする論理シミュレーション
装置である。

作用 本発明は、イベント作成の手続きを如何にすべきかとい
う情報を格納したメモリ手段を具備したものであり、イ
ベント作成の手続きに必要な論理ゲートの現在の状態や
評価手段で計算されたこの論理ゲートの状態等をアドレ
スとしてメモリ手段をアクセスし、これに対応するイベ
ント作成に係るイベントの状態やイベントメモリにある
この論理ゲートのイベントを抹消するか否か等のデータ
を読み出す。従って、イベント作成の手続きを実行する
手段の構成を簡単なものとなすことができ、速度も速く
なる。

、　　実施例 本発明に係る論理シミュレーション機械の実施例を第１
図に示す。ここで１はイベントメモリ、２は評価手段、
３は制御メモリである。また、４は素子テーブルである
。

イベントメモリ１は論理シミュレーションの実行にとも
なって発生するイベントを格納する。

評価手段２は、イベントメモリ１、制御メモリ３および
素子テーブル４をアクセスし、論理シミュレーションを
実行する。この時、前述したイベント作成の手続きは、
制御メモリ３をアクセスして決定する。

制御メモリ３は、論理ゲートの現在の状態、評価手段２
において入力の状態から計算されたこの論理ゲートの状
態、イベントメモリ１にこの論理ゲートのイベントがあ
ればその状態等の情報をアドレス入力とし、イベントメ
モリ１へ格納スべきイベントの状態や時刻等の情報をデ
ータ出力とするメモリ手段である。

素子テーブル４は論理回路を構成する論理ゲートの接続
情報や論理ゲートの状態等を格納している。

６は評価手段２が制御メモリ３をアクセスする隙のアド
レスバスおよびデータバスである。

バス５は第２図に示すように構成されている。

ここで３ＣＩおよびＳＣＯは論理ゲートの現在の状態、
Ｓｅ１およびＳｅｏは評価手段２で計算して得られた論
理ゲートの状態を示す。これらは第３図（ａ）および第
３図（ｂ）に示すようにそれぞれ２ビツトで状態を表す
ように割シ当てられる。

また、ＴｘｌおよびＴｘＯ、ＴＨ１およびＴＨＯｌＴＬ
ｌおよびＴＬＯは、イベントメモリ１に該論理ゲートの
イベントの有無等を示し、第４図に示すデータを表わす
。

前述したＳｃ　、Ｓｅ　、ＴＸ　、ＴＨ、ＴＬは制御メ
モリ３へのアドレス入力となる。

Ｓｘ　、　ＳＲおよびＳｔ、　　は、それぞれ状態不定
、状態１および状態０のイベントを格納する仁とを指示
するものである。ここで状態１および状態Ｏのイベント
を格納することを指示する場合、イベントの時刻は評価
手段２で該論理ゲートの信号遅延時間よシ計算して得ら
れた時刻を用いる。状態不定のイベントを格納すること
を指示する場合、イベントの時刻はＴｓｌおよびｒｓｏ
によって指定される。

ＴｇｌおよびτＳＯは、Ｓｘによって状態不定のイベン
トを格納することを指示される場合のイベントの時刻を
第６図に示すように指定する。

Ｕｘ　、　ＵＨおよびＵＬは、それぞれイベントメモリ
１に格納されている該論理ゲートの状態不定、状態１お
よび状態０のイベントを抹消することを指示する。

さて、制御メモリ３は、Ｓｃ　、　Ｓｅ　、　Ｔｘ　、
　ＴＨおよびＴＬ　　よシなるアドレスに対して、イベ
ント作成の手続きをいかにすればよいかをＳＸ、ＳＲ，
ＳＬ。

ＵＸ、ＵＨ，ＵＬおよびＴＳへ出力するものであるから
・必要なデータを格納していなければならない。

第６図は制御メモリ３に格納しているデータの一部を示
したものである。これは第７図（Ｃ）に示した出力Ｙ′
を得る場合のデータである。実際には入力されるアドレ
スのうち必要な全てのアドレスについてデータを格納し
ていなければならない。

第６図に示したデータを用いたイベント作成の手続きは
以下に述べるようになる。

まず第７図（Ｃ）の時刻ｔムにおいて論理ゲートの状態
は状態１であるから （Ｓａｌ　、３ｃｏ）＝（１，１） である。この待人カムは状態０であり人力Ｂは状態１で
あるから、まず出力Ｙは時刻ｔＹ２に状態１となること
が評価手段２で計算して得られる。即ち （Ｓｅ１．５ｅＯ）＝（１，１） で、ある。

ここでイベントメモリーを検索すると該論理ゲートのイ
ベントがただ１つあシ、それは状態０で時刻ｔｙ＋であ
ることがわかる。

ｔｙ＋　（ｔｙｚ であるから （ＴＸｌ　、ＴＫＯ）＝（０、Ｏ） （ＴＨｌ　、ＴＨＯ）＝（０，０） （ＴＬｌ、ＴＬＯ）＝（１、Ｏ） となる。

以上で得られたデータをアドレスとして制御メモリ３を
アクセスすれば ５ｘ＝１　、５Ｈ＝１　、５Ｌ＝Ｏ ｔｒｘ＝ｏ　、　ＵＨ＝＝Ｏ、ＵＬ＝１（ＴＳｌ　　、
Ｔ！！Ｏ）＝　　（０、Ｏ）がデータとして得られる。

従って、イベントメモリ１にある該論理ゲートの状態０
のイベントを抹消し、該論理ゲートの状態１時刻ｔＹ２
のイベントと、該論理ゲートの状態不定時刻ｔＹ、のイ
ベントをイベントメモリ１へ格納する。

このようにイベント作成の手続きをいかにすべきかは、
単に制御メモリ３をアクセスするだけで明らかとなシ、
簡単かつ高速である。

このようにして第７図（Ｃ）に示した出力Ｙ′を得る論
理シミュレーションを実行することができる。

尚、本実施例に示したバス５の構成や第３図ないし第６
図に示したデータの割シ当てや意味は必ずしも実施例と
同じである必要はなく、論理シミュレーション機械を構
成するうえで最も適切なようにすればよい。

しかしながらバス５は本実施例に示したように構成する
場合に最も適切である。

発明の効果 以上述べてきたことかられかるように、本発明に係る論
理シミュレーション機械は、複雑かつ時間のかかるイベ
ント作成の手続きを簡単にしかも高速に行うことができ
る。

【図面の簡単な説明】

第１図は本発明に係る論理シミュレーショジ装置の一実
施例を示したブロック図、第２図は同実施例の構成要素
の一部をさらに詳しく説明したブロック図、第３図、第
４図および第６図は同構成要素のデータの割り当て例を
説明する説明図、第６図は第１図および第２図に示した
制御メモリに格納されるデータの一部を示した構成図、
第７図は論理シミュレーション実行時の処理を説明した
タイミング図である。 １・・・・・・イベントメモリ、２・・・・・・評価手
段、３・・・・・・制御メモリ、６・・・・・・バス。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３図 第５図 第６図

Claims (1)

【特許請求の範囲】
1. 論理シミュレーションの実行にともない発生するイベン
   トを格納するイベントメモリと、論理ゲートの有する論
   理演算を実行しイベントを作成し、前記イベントメモリ
   へ格納する評価手段と、前記評価手段による前記イベン
   トメモリへのイベントの格納を制御する情報を格納した
   メモリ手段とを具備した論理シミュレーション装置にお
   いて、前記メモリ手段が該論理ゲートの現在の状態と、
   前記評価手段で演算によって得られた該論理ゲートのイ
   ベントの状態と、該論理ゲートのイベントが前記イベン
   トメモリに格納されているか否かを示す情報と、該論理
   ゲートのイベントが前記イベントメモリに格納されてい
   ればその状態と、前記論理演算によって得られた該論理
   ゲートのイベントの時刻と前記イベントメモリに格納さ
   れている該論理ゲートのイベントの時刻の大小を示すデ
   ータとを情報として具備したデータをアドレス入力とな
   し、前記イベントメモリに格納されている該論理ゲート
   のイベントを抹消するか否かを示すデータと、前記イベ
   ントメモリへ格納する該論理ゲートのイベントの状態と
   、このイベントの時該として前記論理演算によって得ら
   れた該論理ゲートのイベントの時刻または前記イベント
   メモリに格納されている該論理ゲートのイベントの時刻
   を指定するデータとを情報として具備したデータをデー
   タ出力となすメモリ手段であることを特徴とする論理シ
   ミュレーション装置。