JPH01202908A - 差動回路 - Google Patents
差動回路Info
- Publication number
- JPH01202908A JPH01202908A JP63029424A JP2942488A JPH01202908A JP H01202908 A JPH01202908 A JP H01202908A JP 63029424 A JP63029424 A JP 63029424A JP 2942488 A JP2942488 A JP 2942488A JP H01202908 A JPH01202908 A JP H01202908A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- source
- drain
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000007788 liquid Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔座業上の利用分野〕
本発明は差動回路に関し、特にＰＥＴで構成され几差動
対とカレントミラー回路と定電流源とを含む庭動回路に
関する。
対とカレントミラー回路と定電流源とを含む庭動回路に
関する。
従来、この種の差動回路は、第４図に示すように、ドレ
インをｔ源電圧Ｖｃ０ 端子と接虎しソースとゲートと
全接続し７を第１のトランジスタＱ！と、ドレインを電
源電圧■。。端子と接続しゲートをトランジスタＱｚの
ゲートと接続しソースを出力端子Ｔ３と接続し次第２の
トランジスタＱ１と全備え、トランジスタＱｌのソース
全入力端としトランジスタＱｚのソースを出力端とする
カレントミラー回路ｌと、ドレインをトランジスタＱ１
のソースと接続しゲートをコンデンサＣｔ’に介して第
１の入力信号Ｖ□、の信号入力端子Ｔｌと接続し相互コ
ンダクタンスｇｍをもつ第３のトランジスタＱ３と、ド
レインをトランジスタＱｚのソースと接続しゲートｔコ
ンデンサＣｍｋ介して第２の入力信号■□２の信号入力
端子Ｔ２と接続しソースをトランジスタＱｓのソースと
接続し、トランジスタＱ３と共に差動対を形成する相互
コンダクタンスｇｍの第４のトランジスタＱ４と、一端
をトランジスタＱ３．Ｑ４のソースと接続し他端を接地
端子と接続した抵抗値ｒ の等価抵抗几ｓｓｔ”もつ定
電流源Ｓ 回路２と、一端をトランジスタＱ３のゲートと接続し他
端を接地端子と接続した第１の抵抗Ｒ４□と、一端金ト
ランジスタＱ４のゲートと接続し他端を接地端子と接続
し次第２の抵抗Ｒ４□とを備え、第１及び第２の抵抗Ｒ
几 の抵抗値ｒ４□ｒ４□４１、 ４２ は通常等しい値となってい友。
インをｔ源電圧Ｖｃ０ 端子と接虎しソースとゲートと
全接続し７を第１のトランジスタＱ！と、ドレインを電
源電圧■。。端子と接続しゲートをトランジスタＱｚの
ゲートと接続しソースを出力端子Ｔ３と接続し次第２の
トランジスタＱ１と全備え、トランジスタＱｌのソース
全入力端としトランジスタＱｚのソースを出力端とする
カレントミラー回路ｌと、ドレインをトランジスタＱ１
のソースと接続しゲートをコンデンサＣｔ’に介して第
１の入力信号Ｖ□、の信号入力端子Ｔｌと接続し相互コ
ンダクタンスｇｍをもつ第３のトランジスタＱ３と、ド
レインをトランジスタＱｚのソースと接続しゲートｔコ
ンデンサＣｍｋ介して第２の入力信号■□２の信号入力
端子Ｔ２と接続しソースをトランジスタＱｓのソースと
接続し、トランジスタＱ３と共に差動対を形成する相互
コンダクタンスｇｍの第４のトランジスタＱ４と、一端
をトランジスタＱ３．Ｑ４のソースと接続し他端を接地
端子と接続した抵抗値ｒ の等価抵抗几ｓｓｔ”もつ定
電流源Ｓ 回路２と、一端をトランジスタＱ３のゲートと接続し他
端を接地端子と接続した第１の抵抗Ｒ４□と、一端金ト
ランジスタＱ４のゲートと接続し他端を接地端子と接続
し次第２の抵抗Ｒ４□とを備え、第１及び第２の抵抗Ｒ
几 の抵抗値ｒ４□ｒ４□４１、 ４２ は通常等しい値となってい友。
上述し九従米の差動回路は、ドレインがカレントミラー
回Ｍｌの入出力端とそれぞれ接続され共に相互コンダク
タンスｇｍをもつトランジスタＱ ｓ ｔＱ４と、これ
らトランジスタＱｓ、Ｑ＋のソースと接地端子との間に
接続され次等価抵抗値’ｓｓ の足電流源回路２と、ト
ランジスタＱｓ、Ｑ４の各ゲートと接地端子との間に接
続され比抵抗Ｒ４□、几、□と金備え、これら抵抗Ｒ４
１，ｆＬ４２の抵抗値ｒ４□。
回Ｍｌの入出力端とそれぞれ接続され共に相互コンダク
タンスｇｍをもつトランジスタＱ ｓ ｔＱ４と、これ
らトランジスタＱｓ、Ｑ＋のソースと接地端子との間に
接続され次等価抵抗値’ｓｓ の足電流源回路２と、ト
ランジスタＱｓ、Ｑ４の各ゲートと接地端子との間に接
続され比抵抗Ｒ４□、几、□と金備え、これら抵抗Ｒ４
１，ｆＬ４２の抵抗値ｒ４□。
’４２は通常等しい値となっているので、差動回路の良
さを示し、同相利得と差動利得との比の同相除去比ＣＭ
）ＬＲｆ：みると、 ＣＭＲＷ＝１＋２ｇｍｒ Ｓｓ 、、−、、・
・・・ （１）なる関係があシ、’ｓｓが有限であるｔ
めに、同相除比ＣＭ几凡を大きくすることができないと
いう欠点がある。
さを示し、同相利得と差動利得との比の同相除去比ＣＭ
）ＬＲｆ：みると、 ＣＭＲＷ＝１＋２ｇｍｒ Ｓｓ 、、−、、・
・・・ （１）なる関係があシ、’ｓｓが有限であるｔ
めに、同相除比ＣＭ几凡を大きくすることができないと
いう欠点がある。
例えば、ｇｍ＝ ７．５８ｍＳ、 ｒ Ｓ、 ＝８６７
０とすると、同相除去比ＣＭ几几は２３ａｎ ｌ、か取
れない。
０とすると、同相除去比ＣＭ几几は２３ａｎ ｌ、か取
れない。
−万、小信号３ボートＳパラメータ＋８３□１゜ｌｓａ
□１からみると。
□１からみると。
の関係があるので、（１）、 （２）式からなる関係式
が導かれ、この結果、ｌ８３１１．Ｉ８３□１のレベル
差が大きくなるという欠点がちる。前記数値例の場合、
第５図に示すように、Ｉ８８、ｌｌｌ５３□１のレベル
差は１．４ｄＢとなる。
が導かれ、この結果、ｌ８３１１．Ｉ８３□１のレベル
差が大きくなるという欠点がちる。前記数値例の場合、
第５図に示すように、Ｉ８８、ｌｌｌ５３□１のレベル
差は１．４ｄＢとなる。
本拠明の目的は、同相除去比を大きくすることができ、
かつ小信号３ボートＳパラメータＩＳ３□１゜１８３□
１のレベル差を低減することができる差動回路を提供す
ることにある。
かつ小信号３ボートＳパラメータＩＳ３□１゜１８３□
１のレベル差を低減することができる差動回路を提供す
ることにある。
本発明の差動回路は、ドレイン（又はソース）を第１の
電源電圧端子と接続しソース（又はドレイン）とゲート
とを接続した第１のトランジスタと、ドレイン（又はソ
ース）を前記、５ｆ、１の電源電圧端と接続しゲート全
前記第１のトランジスタのゲートと接続しソース（又は
ドレイン）を出力端子と接続し次第２のトランジスタと
を備え、前記第１のトランジスタのソース（又はドレイ
ン）全入力端とし前記第２のトランジスタのソース（又
はドレイン）を出力端とするカレントミラー回路と、ド
レイン（又はソース）を前記第１のトランジスタのソー
ス（又はドレイン）と接続しゲートを出力インピーダン
スｒｏ′ｆ７Ｉ：もつ第１の信号源からの信号を入力す
る第１の信号入力端子と接続する相互フンダクタンスｇ
ｍの第３のトランジスタと、ドレイン（又はソース）を
前記＄２のトランジスタのソース（又はドレイン）と接
続しソース（又はドレイン）を前記第３のトランジスタ
のソース（又はドレイン）と接続しゲートを出力インピ
ーダンスｒ＠ｔ”もつ第２の信号源からの信号を入力す
る第２の信号入力端子と接続し前記第３０トランジスタ
と共に差動対を形成する相互コンメ他端を第２の電源電
圧端子と接続し抵抗値’ｓｓの等価抵抗をもつ定電流源
回路と、一端を前記第３のトランジスタのゲートと接続
し他端を前記第２の電源電圧端子と接続した抵抗値ｒ１
の第１０抵抗と、一端を前記名４のトランジスタのゲー
トと接続し他端全前記Ｍ２の電源電圧端子と接続し比抵
抗値ｒ３の第２の抵抗とを有する差動回路において、前
記第１及び第２の抵抗の抵抗値’ｌｅｒ宏を。
電源電圧端子と接続しソース（又はドレイン）とゲート
とを接続した第１のトランジスタと、ドレイン（又はソ
ース）を前記、５ｆ、１の電源電圧端と接続しゲート全
前記第１のトランジスタのゲートと接続しソース（又は
ドレイン）を出力端子と接続し次第２のトランジスタと
を備え、前記第１のトランジスタのソース（又はドレイ
ン）全入力端とし前記第２のトランジスタのソース（又
はドレイン）を出力端とするカレントミラー回路と、ド
レイン（又はソース）を前記第１のトランジスタのソー
ス（又はドレイン）と接続しゲートを出力インピーダン
スｒｏ′ｆ７Ｉ：もつ第１の信号源からの信号を入力す
る第１の信号入力端子と接続する相互フンダクタンスｇ
ｍの第３のトランジスタと、ドレイン（又はソース）を
前記＄２のトランジスタのソース（又はドレイン）と接
続しソース（又はドレイン）を前記第３のトランジスタ
のソース（又はドレイン）と接続しゲートを出力インピ
ーダンスｒ＠ｔ”もつ第２の信号源からの信号を入力す
る第２の信号入力端子と接続し前記第３０トランジスタ
と共に差動対を形成する相互コンメ他端を第２の電源電
圧端子と接続し抵抗値’ｓｓの等価抵抗をもつ定電流源
回路と、一端を前記第３のトランジスタのゲートと接続
し他端を前記第２の電源電圧端子と接続した抵抗値ｒ１
の第１０抵抗と、一端を前記名４のトランジスタのゲー
トと接続し他端全前記Ｍ２の電源電圧端子と接続し比抵
抗値ｒ３の第２の抵抗とを有する差動回路において、前
記第１及び第２の抵抗の抵抗値’ｌｅｒ宏を。
なる関係式を満足する抵抗値として構成される。
小信号３ポートＳパラメータ１Ｓｓｚ１．＋８３２１の
レベル差をトランジスタＱｓ−Ｑ４ のゲートと接地端
子との間に接続された第１及び第２の抵抗で補正するｔ
めには、信号入力端子Ｔｌ５Ｔｌに接続されるｇｌ及び
に２の信号源の出力インピーダンスｉｒ・とじ、第１及
び第２の抵抗の抵抗値ｔ’Ｉｓ ’Ｍとすると、 なる関係を満足すればよい。
レベル差をトランジスタＱｓ−Ｑ４ のゲートと接地端
子との間に接続された第１及び第２の抵抗で補正するｔ
めには、信号入力端子Ｔｌ５Ｔｌに接続されるｇｌ及び
に２の信号源の出力インピーダンスｉｒ・とじ、第１及
び第２の抵抗の抵抗値ｔ’Ｉｓ ’Ｍとすると、 なる関係を満足すればよい。
この（４）式を（３）式に代入し
なる関係式を得る。
小信号３ポートＳパラメータｌＳａ□１−ＩＳｓ□１の
レベル差を小さくするということは、（２）式から分る
ように同相除去比ＣＭ几几を大きくすることに通ずる。
レベル差を小さくするということは、（２）式から分る
ように同相除去比ＣＭ几几を大きくすることに通ずる。
そこで本発明においては、第１及び第２の抵抗の抵抗値
’ｌｅ ’雪を、（５）式の関係を満足するよりに選
んだ。
’ｌｅ ’雪を、（５）式の関係を満足するよりに選
んだ。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例金示す回路図である。
この実施列が、第４因に示され九従来の差動回路と相違
する点は、第１及びＷ、２の抵抗ＲＩｈＲ１の抵抗値’
Ｉｓ ｒｊを。
する点は、第１及びＷ、２の抵抗ＲＩｈＲ１の抵抗値’
Ｉｓ ｒｊを。
・・・・・・・・・ （５）
なる関係を満足する抵抗値とし次点にある。
ここで、例えは、信号源等の特性インピーダンス’ｔ５
０Ｑ、即ちｒ ａ ＝ ５０Ωとし、 ｒｊ ＝２）（
Ω、ｇｌｎ＝７．５８ｍ８及びｒｓｓ＝８６７Ωとして
、ｒ ｔ ｅ（５１式金はぼ満足する２ ８ Ｑ ［１
とすると、同相除去比ＣＭＲＲ。
０Ｑ、即ちｒ ａ ＝ ５０Ωとし、 ｒｊ ＝２）（
Ω、ｇｌｎ＝７．５８ｍ８及びｒｓｓ＝８６７Ωとして
、ｒ ｔ ｅ（５１式金はぼ満足する２ ８ Ｑ ［１
とすると、同相除去比ＣＭＲＲ。
は３９ｄＢ 、小信号３ポートＳパラメータｌｓ３□１
゜ＩＳ３□１のレベル差は０．２ｄＢとなシ、従来例の
２３ｄＢ、１．４ｄＢに比較しはるかに改善されている
ことが分る。
゜ＩＳ３□１のレベル差は０．２ｄＢとなシ、従来例の
２３ｄＢ、１．４ｄＢに比較しはるかに改善されている
ことが分る。
なお、第１図には、差動回路の出方信号ｖｔＩを、出力
インピーダンスを下けて取出すｔめのソースホロワ型の
出力回路３も示ぢれている。
インピーダンスを下けて取出すｔめのソースホロワ型の
出力回路３も示ぢれている。
４３図は本実施例をイメージキャンセル用回路として使
用した周波数変換回路の回路図である。
用した周波数変換回路の回路図である。
ＲＦ信号■１□は、３ｄＬ３ハイブリッド結合器４によ
シ同電力で位相差が９０＠の２つの信号に分割てれ、シ
ングルバランスミキサ５ ５ に入力さ人、 Ｂ れる。
シ同電力で位相差が９０＠の２つの信号に分割てれ、シ
ングルバランスミキサ５ ５ に入力さ人、 Ｂ れる。
一万、ＬＯ信号ＶＬｏ工は、同位相電力分配器６によシ
２つの信号に分割されシングルバランスミキサ５Ａ ５
Ｂに入力される。シングルバランスミキサ５ＡのＩＰ比
出力９０＠移相器７によ多位相が９０１１遅れ、シング
ルバランスミキサ５ＢのＩＦ比出力の位相差が、信号に
対しては逆相、イメージ成分に対しては同相となる。
２つの信号に分割されシングルバランスミキサ５Ａ ５
Ｂに入力される。シングルバランスミキサ５ＡのＩＰ比
出力９０＠移相器７によ多位相が９０１１遅れ、シング
ルバランスミキサ５ＢのＩＦ比出力の位相差が、信号に
対しては逆相、イメージ成分に対しては同相となる。
これらのＩＦ比出力本発明の差動回路ｌＯに入力され、
信号は合成されるがイメージ成分は同相除去機能によシ
キャンセルされ、出力端子Ｔｓには信号のみが出力され
る。
信号は合成されるがイメージ成分は同相除去機能によシ
キャンセルされ、出力端子Ｔｓには信号のみが出力され
る。
すなわちこの応用例では、本発明の差動回路１０を周波
数変換回路のイメージキャンセル用回路として使用し、
（５）式の関係全満足するように抵抗几。
数変換回路のイメージキャンセル用回路として使用し、
（５）式の関係全満足するように抵抗几。
Ｒ１，の抵抗値を定めることによシ、従来よりも一段と
高いイメージ抑圧度が得られるという利点がある。
高いイメージ抑圧度が得られるという利点がある。
以上説明し友ように本発明は、第１及び第２の抵抗の抵
抗値を（５）式を満足する値とすることによシ、定電流
源回路の等価抵抗によって制限される同相除去比を大き
くすることができ、かつ小信号３ボートＳパラメータｌ
ｓａ□ｌ−ｌ５ｓ□１のレベル差金低減することができ
る効果がある。
抗値を（５）式を満足する値とすることによシ、定電流
源回路の等価抵抗によって制限される同相除去比を大き
くすることができ、かつ小信号３ボートＳパラメータｌ
ｓａ□ｌ−ｌ５ｓ□１のレベル差金低減することができ
る効果がある。
第１図は本発明の一実施例金示す回路図、第２図は第１
図に示され几実施例の小信号３ポートＳパラメータの周
波数特性図、第３図は第１図に示された実施例を使用し
た周波数変換回路の回路図、第４図は従来の差動回路の
一例を示す回路図、第５図は第４図に示された差動回路
の小信号３ボートＳパラメータの周波数特性図である。 １・・・・・・カレントミラー回路、２・・・・・・定
電流源回路、３・・・・・・出力回路、４・・・・・・
３ｄＢハイブリッド結合器、５ ５ ・・・・・・シン
グルバランスミキサ、嶋Ｂ ６・・・・・・同位相電力分配器、７・・・・・・９０
′移相器、８・・・・・・終端器、１０・・・・・・差
動回路、２１・・・・・・定電流源ｓ ｅｔ−Ｃｍ・・
・・・・コンデンサ、Ｑ１〜Ｑｙ・・・・・・トランジ
スタ、几１〜ｆＬｍｍ 几４に、几４鵞・・・・・・抵
抗、Ｒｓｓ・・・・・・等価抵抗。 代理人 弁理士 内 原 音 ＞ ５ ≧；周
液数Ｃ０Ｈ２） 懲 ２ 図 同友＠ｆｌ （Ｃ＋串） ５ ｚ
図に示され几実施例の小信号３ポートＳパラメータの周
波数特性図、第３図は第１図に示された実施例を使用し
た周波数変換回路の回路図、第４図は従来の差動回路の
一例を示す回路図、第５図は第４図に示された差動回路
の小信号３ボートＳパラメータの周波数特性図である。 １・・・・・・カレントミラー回路、２・・・・・・定
電流源回路、３・・・・・・出力回路、４・・・・・・
３ｄＢハイブリッド結合器、５ ５ ・・・・・・シン
グルバランスミキサ、嶋Ｂ ６・・・・・・同位相電力分配器、７・・・・・・９０
′移相器、８・・・・・・終端器、１０・・・・・・差
動回路、２１・・・・・・定電流源ｓ ｅｔ−Ｃｍ・・
・・・・コンデンサ、Ｑ１〜Ｑｙ・・・・・・トランジ
スタ、几１〜ｆＬｍｍ 几４に、几４鵞・・・・・・抵
抗、Ｒｓｓ・・・・・・等価抵抗。 代理人 弁理士 内 原 音 ＞ ５ ≧；周
液数Ｃ０Ｈ２） 懲 ２ 図 同友＠ｆｌ （Ｃ＋串） ５ ｚ
Claims (1)
- 【特許請求の範囲】 ドレイン（又はソース）を第１の電源電圧端子と接続し
ソース（又はドレイン）とゲートとを接続した第１のト
ランジスタと、ドレイン（又はソース）を前記第１の電
源電圧端と接続しゲートを前記第１のトランジスタのゲ
ートと接続しソース（又はドレイン）を出力端子と接続
した第２のトランジスタとを備え、前記第１のトランジ
スタのソース（又はドレイン）を入力端とし前記第２の
トランジスタのソース（又はドレイン）を出力端とする
カレントミラー回路と、ドレイン（又はソース）を前記
第１のトランジスタのソース（又はドレイン）と接続し
ゲートを出力インピーダンスｒ＿０をもつ第１の信号源
からの信号を入力する第１の信号入力端子と接続する相
互コンダクタンスｇ＿ｍの第３のトランジスタと、ドレ
イン（又はソース）を前記第２のトランジスタのソース
（又はドレイン）と接続しソース（又はドレイン）を前
記第３のトランジスタのソース（又はドレイン）と接続
しゲートを出力インピーダンスｒ＿０をもつ第２の信号
源からの信号を入力する第２の信号入力端子と接続し前
記第３のトランジスタと共に差動対を形成する相互コン
ダクタンスｇ＿ｍの第４のトランジスタと、一端を前記
第３及び第４のトランジスタのソース（又はドレイン）
と接続し他端を第２の電源電圧端子と接続し抵抗値ｒ＿
ｓ＿ｓの等価抵抗をもつ定電流源回路と、一端を前記第
３のトランジスタのゲートと接続し他端を前記第２の電
源電圧端子と接続した抵抗値ｒ＿１の第１の抵抗と、一
端を前記第４のトランジスタのゲートと接続し他端を前
記第２の電源電圧端子と接続した抵抗値ｒ＿２の第２の
抵抗とを有する差動回路において、前記第１及び第２の
抵抗の抵抗値ｒ＿１、ｒ＿２を、 ｒ＿２／（ｒ＿２＋ｒ＿０）・（ｒ＿１＋ｒ＿０）／ｒ
＿１＝１＋１／ｇ＿ｍｒ＿ｓ＿ｓなる関係式を満足する
抵抗値としたことを特徴とする差動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029424A JPH0630415B2 (ja) | 1988-02-09 | 1988-02-09 | 差動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63029424A JPH0630415B2 (ja) | 1988-02-09 | 1988-02-09 | 差動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01202908A true JPH01202908A (ja) | 1989-08-15 |
| JPH0630415B2 JPH0630415B2 (ja) | 1994-04-20 |
Family
ID=12275750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63029424A Expired - Lifetime JPH0630415B2 (ja) | 1988-02-09 | 1988-02-09 | 差動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0630415B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846453A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | 差動増幅回路 |
| JP2016178414A (ja) * | 2015-03-19 | 2016-10-06 | 三菱電機株式会社 | 高周波ミクサ |
-
1988
- 1988-02-09 JP JP63029424A patent/JPH0630415B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846453A (ja) * | 1994-07-29 | 1996-02-16 | Nec Corp | 差動増幅回路 |
| JP2016178414A (ja) * | 2015-03-19 | 2016-10-06 | 三菱電機株式会社 | 高周波ミクサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0630415B2 (ja) | 1994-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0417405A (ja) | ミキサ回路 | |
| US3769605A (en) | Feedback amplifier circuit | |
| JPH01202908A (ja) | 差動回路 | |
| US4518878A (en) | "All-pass" filter circuit including an integrable band-pass filter circuit | |
| JP2710507B2 (ja) | 増幅回路 | |
| JPS645370Y2 (ja) | ||
| JPS6243561B2 (ja) | ||
| JPH02274106A (ja) | ミキサ回路 | |
| JP3183909B2 (ja) | マイクロ波ミキサ回路 | |
| JPH10209813A (ja) | 不平衡−平衡変換回路 | |
| JPH0879006A (ja) | 高域通過フィルター | |
| JPH04207226A (ja) | 入出力回路 | |
| JPS6086905A (ja) | 平衡・不平衡変換回路 | |
| JPH0369210B2 (ja) | ||
| JPH02174418A (ja) | 比較回路 | |
| JPH02198207A (ja) | シングルバランスドミキサ回路 | |
| JPS5815970B2 (ja) | デンアツセイギヨリトクチヨウセイカイロ | |
| JPS5915126Y2 (ja) | 平衡差動入力形の増幅器 | |
| JPH0413858Y2 (ja) | ||
| JPH08139534A (ja) | 複合差動増幅回路 | |
| JPH04256212A (ja) | 定振幅移相回路 | |
| JP2977022B2 (ja) | 周波数ミキサ回路 | |
| JPH0125040Y2 (ja) | ||
| JP2937765B2 (ja) | 電圧制御増幅回路 | |
| JPH01164109A (ja) | 平衡変換回路 |