JPH02249040A - 情報履歴記憶回路 - Google Patents
情報履歴記憶回路Info
- Publication number
- JPH02249040A JPH02249040A JP1069958A JP6995889A JPH02249040A JP H02249040 A JPH02249040 A JP H02249040A JP 1069958 A JP1069958 A JP 1069958A JP 6995889 A JP6995889 A JP 6995889A JP H02249040 A JPH02249040 A JP H02249040A
- Authority
- JP
- Japan
- Prior art keywords
- address
- circuit
- operation history
- storage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013500 data storage Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
本発明は情報履歴記憶回路に関し、特に情報処理装置に
おいて動作履歴の記憶を行う情報履歴記憶回路に関する
。
おいて動作履歴の記憶を行う情報履歴記憶回路に関する
。
従来技術
従来、情報履歴記憶回路においては、クロックが入力さ
れる毎にハードウェアの動作履歴の記憶が行われ、必要
とする情報が記憶された後に該情報の記憶を停止させて
いる。
れる毎にハードウェアの動作履歴の記憶が行われ、必要
とする情報が記憶された後に該情報の記憶を停止させて
いる。
すなわち、ある１つの停止条件を指定し、該停止条件で
動作を停止させることにより、必要とする情報を保持さ
せるようにしていた。
動作を停止させることにより、必要とする情報を保持さ
せるようにしていた。
このような従来の情報履歴記憶回路では、必要な動作履
歴情報を保持するために、１つの停止条件を指定し、該
停止条件で記憶回路のアドレスの更新動作を停止させて
いたので、１つの停止条件の指定では必要な動作履歴情
報を１種類しか保持することができず、動作履歴の解析
に別の動作履歴情報が同時に必要な場合でも１回で必要
な動作履歴情報を全てとることができないため、解析効
率が悪いという欠点がある。
歴情報を保持するために、１つの停止条件を指定し、該
停止条件で記憶回路のアドレスの更新動作を停止させて
いたので、１つの停止条件の指定では必要な動作履歴情
報を１種類しか保持することができず、動作履歴の解析
に別の動作履歴情報が同時に必要な場合でも１回で必要
な動作履歴情報を全てとることができないため、解析効
率が悪いという欠点がある。
発明の目的
本発明は上記のような従来のものの欠点を除去すべくな
されたもので、動作履歴の解析効率を向上させることが
できる情報履歴記憶回路の提供を目的とする。
されたもので、動作履歴の解析効率を向上させることが
できる情報履歴記憶回路の提供を目的とする。
発明の構成
本発明による情報履歴記憶回路は、予め設定されたＮ個
（Ｎは正の整数）のアドレスを各々格納する第１および
第２の格納手段と、前記第１および第２の格納手段に格
納されたアドレスと実行中のマイクロプログラムのアド
レスとを各々比較する第１および第２の比較手段と、前
記第１の比較手段において一致が検出されたときに記憶
手段への動作履歴の書込みを開始するよう制御し、前記
第２の比較手段において一致が検出されたときに前記動
作履歴の書込みを停止するよう制御する制御手段とを有
することを特徴とする。
（Ｎは正の整数）のアドレスを各々格納する第１および
第２の格納手段と、前記第１および第２の格納手段に格
納されたアドレスと実行中のマイクロプログラムのアド
レスとを各々比較する第１および第２の比較手段と、前
記第１の比較手段において一致が検出されたときに記憶
手段への動作履歴の書込みを開始するよう制御し、前記
第２の比較手段において一致が検出されたときに前記動
作履歴の書込みを停止するよう制御する制御手段とを有
することを特徴とする。
実施例
次に、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例の構成を示すブロック図であ
る。図において、保持回路１には信号線１０１を介して
入力される２個の開始条件アドレスＡｏ、Ａ、が予め保
持されている。
る。図において、保持回路１には信号線１０１を介して
入力される２個の開始条件アドレスＡｏ、Ａ、が予め保
持されている。
保持回路２には信号線１０２を介して入力される２、個
の停止条件アドレスＢ。＋Ｂｌが予め保持されている。
の停止条件アドレスＢ。＋Ｂｌが予め保持されている。
比較回路３では信号線１００を介して入力される実行中
のマイクロプログラムのアドレスと、信号線１０Ｌ１０
４を介して入力される保持回路１がらの開始条件アドレ
スＡ。、Ａ１との一致がチエツクされる。
のマイクロプログラムのアドレスと、信号線１０Ｌ１０
４を介して入力される保持回路１がらの開始条件アドレ
スＡ。、Ａ１との一致がチエツクされる。
比較回路４では信号線１００を介して入力される実行中
のマイクロプログラムのアドレスと、信号線１０５．１
０８を介して入力される保持回路２がらの停止条件アド
レスＢ。＋Ｂｌとの一致がチエツクされる。
のマイクロプログラムのアドレスと、信号線１０５．１
０８を介して入力される保持回路２がらの停止条件アド
レスＢ。＋Ｂｌとの一致がチエツクされる。
制御回路５では信号線１０７を介して比較回路３から一
致信号が送られてくると、データ格納開始信号が信号線
１０９を介してアドレスレジスタ６および書込み制御回
路７に送出される。
致信号が送られてくると、データ格納開始信号が信号線
１０９を介してアドレスレジスタ６および書込み制御回
路７に送出される。
また、制御回路５では信号線１０８を介して比較回路４
から一致信号が送られてくると、データ格納停止信号が
信号線１１０を介してアドレスレジスタ６および書込み
制御回路７に送出される。
から一致信号が送られてくると、データ格納停止信号が
信号線１１０を介してアドレスレジスタ６および書込み
制御回路７に送出される。
アドレスレジスタ６は信号線１０９を介して制御回路５
からデータ格納開始信号が送られてくると、記憶回路８
へのアドレスの更新を行い、信号線１１０を介して制御
回路５からデータ格納停止信号が送られてくると、記憶
回路８へのアドレスの更新を停止する。
からデータ格納開始信号が送られてくると、記憶回路８
へのアドレスの更新を行い、信号線１１０を介して制御
回路５からデータ格納停止信号が送られてくると、記憶
回路８へのアドレスの更新を停止する。
書込み制御回路７は信号線１０９を介して制御回路５か
らデータ格納開始信号が送られてくると、記憶回路８に
書込み信号を送出し、信号線１１０を介して制御回路５
からデータ格納停止信号が送られてくると、記憶回路８
への書込み信号の送出を停止する。
らデータ格納開始信号が送られてくると、記憶回路８に
書込み信号を送出し、信号線１１０を介して制御回路５
からデータ格納停止信号が送られてくると、記憶回路８
への書込み信号の送出を停止する。
記憶回路８では信号線１１２を介して書込み制御回路７
から書込み信号が送られてくると、信号線１１１を介し
て供給されるアドレスレジスタ６がらのアドレスにより
、信号線Ｉｌｌを介して入力される動作履歴情報が書込
まれる。
から書込み信号が送られてくると、信号線１１１を介し
て供給されるアドレスレジスタ６がらのアドレスにより
、信号線Ｉｌｌを介して入力される動作履歴情報が書込
まれる。
第２図は本発明の一実施例による動作履歴情報の格納例
を示す図である。第２図（ａ）は動作履歴情報の流れを
示し、第２図（ｂ）は第２図（ａ）の動作履歴情報が第
１図の記憶回路８に格納された状態を示している。
を示す図である。第２図（ａ）は動作履歴情報の流れを
示し、第２図（ｂ）は第２図（ａ）の動作履歴情報が第
１図の記憶回路８に格納された状態を示している。
これらの図において、Ｄ、、Ｄ、は有効な動作履歴情報
を示し、Ｅｏは無効な動作履歴情報を示している。
を示し、Ｅｏは無効な動作履歴情報を示している。
これら第１図と第２図とを用いて本発明の一実施例の動
作について説明する。
作について説明する。
動作履歴情報を記憶回路８に二種類の動作履歴として格
納する場合には、第１の動作履歴情報Ｄｏの開始条件ア
ドレスＡ。と停止条件アドレスＢ、とを夫々保持回路１
，２に格納し、第２の動作履歴情報り、の開始条件アド
レスＡ１と停止条件アドレスＢ１とを夫々保持回路１，
２に格納しておく。
納する場合には、第１の動作履歴情報Ｄｏの開始条件ア
ドレスＡ。と停止条件アドレスＢ、とを夫々保持回路１
，２に格納し、第２の動作履歴情報り、の開始条件アド
レスＡ１と停止条件アドレスＢ１とを夫々保持回路１，
２に格納しておく。
実行中のマイクロプログラムのアドレスが「Ａ、」にな
ると、比較回路３で開始条件アドレスＡ１との一致が検
出され、比較回路３から制御回路５に一致信号が送出さ
れる。
ると、比較回路３で開始条件アドレスＡ１との一致が検
出され、比較回路３から制御回路５に一致信号が送出さ
れる。
すなわち、比較回路３においてはマイクロプログラムの
アドレスと開始条件アドレスＡ。との−致をチエツクし
た結果と、マイクロプログラムのアドレスと開始条件ア
ドレスＡ１との一致をチエツクした結果との論理和をと
ることにより、開始条件アドレスＡ。、Ａ１のどちらが
がマイクロプログラムのアドレスと一致すると、制御回
路５に一致信号として“１”が送出される。
アドレスと開始条件アドレスＡ。との−致をチエツクし
た結果と、マイクロプログラムのアドレスと開始条件ア
ドレスＡ１との一致をチエツクした結果との論理和をと
ることにより、開始条件アドレスＡ。、Ａ１のどちらが
がマイクロプログラムのアドレスと一致すると、制御回
路５に一致信号として“１”が送出される。
制御回路５では比較回路３から一致信号として“１”が
送られてくると、データ格納開始信号として“１”をア
ドレスレジスタ６および書込み制御回路７に送出する。
送られてくると、データ格納開始信号として“１”をア
ドレスレジスタ６および書込み制御回路７に送出する。
これにより、アドレスレジスタ６から記憶回路８へのア
ドレスが更新されるとともに、書込み制御回路７から記
憶回路８に書込み信号が送出される。よって、記憶回路
８では書込み制御回路７がらの書込み信号によりアドレ
スレジスタ６がら供給されるアドレスで指定される番地
に動作履歴情報Ｄ１が格納される。
ドレスが更新されるとともに、書込み制御回路７から記
憶回路８に書込み信号が送出される。よって、記憶回路
８では書込み制御回路７がらの書込み信号によりアドレ
スレジスタ６がら供給されるアドレスで指定される番地
に動作履歴情報Ｄ１が格納される。
マイクロプログラムの実行によりそのアドレスが「Ｂ１
」になると、比較回路４で停止条件アドレスＢ１との一
致が検出され、比較回路４がら制御回路５に一致信号が
送出される。
」になると、比較回路４で停止条件アドレスＢ１との一
致が検出され、比較回路４がら制御回路５に一致信号が
送出される。
すなわち、比較回路４においてはマイクロプログラムの
アドレスと停止条件アドレスＢ。との−致をチエツクし
た結果と、マイクロプログラムのアドレスと停止条件ア
ドレスＢ１との一致をチエツクした結果との論理和をと
ることにより、停止条件アドレスＢ。＋Ｂｌのどちらか
がマイクロプログラムのアドレスと一致すると、制御回
路５に一致信号として“１”が送出される。
アドレスと停止条件アドレスＢ。との−致をチエツクし
た結果と、マイクロプログラムのアドレスと停止条件ア
ドレスＢ１との一致をチエツクした結果との論理和をと
ることにより、停止条件アドレスＢ。＋Ｂｌのどちらか
がマイクロプログラムのアドレスと一致すると、制御回
路５に一致信号として“１”が送出される。
制御回路５では比較回路４から一致信号として“１”が
送られてくると、データ格納停止信号として“１”をア
ドレスレジスタ６および書込み制御回路７に送出する。
送られてくると、データ格納停止信号として“１”をア
ドレスレジスタ６および書込み制御回路７に送出する。
これによ−リ、アドレスレジスタ６から記憶回路８への
アドレスの更新が停止されるとともに、書込み制御回路
７から記憶回路８への書込み信号が停止される。よって
、記憶回路８では書込み制御回路７からの書込み信号の
停止により動作履歴情報Ｄ１の格納が停止される。
アドレスの更新が停止されるとともに、書込み制御回路
７から記憶回路８への書込み信号が停止される。よって
、記憶回路８では書込み制御回路７からの書込み信号の
停止により動作履歴情報Ｄ１の格納が停止される。
記憶回路８では実行中のマイクロプログラムのアドレス
が開始条件アドレスＡ。となるまで動作履歴情報の格納
が停止され、マイクロプログラムのアドレスが「Ａｏ」
になると、上述の処理動作と同様にして、マイクロプロ
グラムのアドレスが停止条件アドレスＢ。となるまで記
憶回路８に動作履歴情報り。が格納される。
が開始条件アドレスＡ。となるまで動作履歴情報の格納
が停止され、マイクロプログラムのアドレスが「Ａｏ」
になると、上述の処理動作と同様にして、マイクロプロ
グラムのアドレスが停止条件アドレスＢ。となるまで記
憶回路８に動作履歴情報り。が格納される。
よって、記憶回路８には有効な動作履歴情報Ｄ ｏ 、
Ｄ Ｉのみが格納され、無効な動作履歴情報Ｅｏは格
納されない。
Ｄ Ｉのみが格納され、無効な動作履歴情報Ｅｏは格
納されない。
このように、２個の開始条件アドレスＡ。。
Ａ１と２個の停止条件アドレスＢ。＋Ｂｌとを夫々保持
回路１．２に予め設定し、保持回路１に設定された内容
と実行中のマイクロプログラムのアドレスとの一致が比
較回路３で検出されたときに動作履歴情報り。、Ｄｌを
記憶回路８に格納し、保持回路２に設定された内容とマ
イクロプログラムのアドレスとの一致が比較回路４で検
出されたときに動作履歴情報Ｄｏ、Ｄ、の記憶回路８へ
の格納を停止するようにすることによって、必要な動作
履歴情報り。、Ｄｌのみを記憶回路８に格納することが
できるので、動作履歴の解析効率を向上させることがで
きる。
回路１．２に予め設定し、保持回路１に設定された内容
と実行中のマイクロプログラムのアドレスとの一致が比
較回路３で検出されたときに動作履歴情報り。、Ｄｌを
記憶回路８に格納し、保持回路２に設定された内容とマ
イクロプログラムのアドレスとの一致が比較回路４で検
出されたときに動作履歴情報Ｄｏ、Ｄ、の記憶回路８へ
の格納を停止するようにすることによって、必要な動作
履歴情報り。、Ｄｌのみを記憶回路８に格納することが
できるので、動作履歴の解析効率を向上させることがで
きる。
尚、本発明の一実施例では２個の開始条件アドレスＡ。
、ＡＨと２個の停止条件アドレスＢ。。
Ｂ１とを夫々保持回路１．２に予め設定しているが、開
始条件および停止条件は何個設定してもよく、これに限
定されない。
始条件および停止条件は何個設定してもよく、これに限
定されない。
発明の詳細
な説明したように本発明によれば、予め設定されたＮ個
（Ｎは正の整数）の開始条件および停止条件と実行中の
マイクロプログラムのアドレスとの一致が検出されたと
き、動作履歴の格納の開始および停止を行うように制御
することによって、動作履歴の解析効率を向上させるこ
とができるという効果がある。
（Ｎは正の整数）の開始条件および停止条件と実行中の
マイクロプログラムのアドレスとの一致が検出されたと
き、動作履歴の格納の開始および停止を行うように制御
することによって、動作履歴の解析効率を向上させるこ
とができるという効果がある。
第１図は本発明の一実施例の構成を示すブロッり図、第
２図は本発明の一実施例による動作履歴情報の格納例を
示す図である。 主要部分の符号の説明 １．２・・・・・・保持回路 ３．４・・・・・・比較回路 ５・・・・・・制御回路 ６・・・・・・アドレスレジスタ ７・・・・・・書込み制御回路 ８・・・・・・記憶回路
２図は本発明の一実施例による動作履歴情報の格納例を
示す図である。 主要部分の符号の説明 １．２・・・・・・保持回路 ３．４・・・・・・比較回路 ５・・・・・・制御回路 ６・・・・・・アドレスレジスタ ７・・・・・・書込み制御回路 ８・・・・・・記憶回路
Claims (1)
- （１）予め設定されたＮ個（Ｎは正の整数）のアドレス
を各々格納する第１および第２の格納手段と、前記第１
および第２の格納手段に格納されたアドレスと実行中の
マイクロプログラムのアドレスとを各々比較する第１お
よび第２の比較手段と、前記第１の比較手段において一
致が検出されたときに記憶手段への動作履歴の書込みを
開始するよう制御し、前記第２の比較手段において一致
が検出されたときに前記動作履歴の書込みを停止するよ
う制御する制御手段とを有することを特徴とする情報履
歴記憶回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069958A JPH02249040A (ja) | 1989-03-22 | 1989-03-22 | 情報履歴記憶回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1069958A JPH02249040A (ja) | 1989-03-22 | 1989-03-22 | 情報履歴記憶回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02249040A true JPH02249040A (ja) | 1990-10-04 |
Family
ID=13417672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1069958A Pending JPH02249040A (ja) | 1989-03-22 | 1989-03-22 | 情報履歴記憶回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02249040A (ja) |
-
1989
- 1989-03-22 JP JP1069958A patent/JPH02249040A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02249040A (ja) | 情報履歴記憶回路 | |
| JPS5840772B2 (ja) | デ−タ比較一致表示方式 | |
| JPS6153579A (ja) | 論理回路機能試験機 | |
| JPS6010368A (ja) | アドレス変換バツフア制御方式 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPS6391756A (ja) | 記憶装置の部分書き込み命令処理方式 | |
| JPH0362233A (ja) | アドレスマッチタイミングトレース機構 | |
| JPS58181159A (ja) | 状態履歴記憶回路 | |
| JPS626341A (ja) | 情報処理装置 | |
| JPH02242445A (ja) | 情報処理装置のデバッグ機構 | |
| JPH02245847A (ja) | メモリテスト方式 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPS617947A (ja) | 制御記憶装置 | |
| JPH0324640A (ja) | 情報処理装置のデバッグ方式 | |
| JPH05189386A (ja) | 入出力制御装置 | |
| JPS61175731A (ja) | マイクロプログラム制御方式 | |
| JPH01284940A (ja) | メモリ制御装置 | |
| JPS61131126A (ja) | 情報処理装置 | |
| JPS60160466A (ja) | 階層形シ−ケンス制御装置 | |
| JPH01204151A (ja) | 連想レジスタファイル | |
| JPS63304319A (ja) | 一致検出回路 | |
| JPH03163626A (ja) | マイクロコンピュータ | |
| JPS593656A (ja) | ヒストリ記憶装置制御方式 | |
| JPH07253908A (ja) | メモリアクセス装置 | |
| JPH0268636A (ja) | デバック方式 |