JPH01220439A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にシリコン基
板におけるオーム接触を形成する方法に関する。

〔従来の技術］ 従来、シリコン基板と、この上に形成する電極との間に
オーム接触を構成するためには、シリコン基板の表面に
、ガス拡散あるいはイオンインプランテーションによっ
て不純物を導入し、その後熱処理を行って高濃度の不純
物ｗ４域を形成し、この不純物領域に電極を形成する方
法が一般的である。

〔発明が解決しようとする課題］ 上述した従来の方法では、不純物の拡散、あるいはイオ
ンインプランテーションした不純物の活性化に少なくと
も８５０°Ｃ以上の熱処理が必要となる。このためシリ
コン基板の裏面にオーム接触を構成する場合に、シリコ
ン基板表面にトランジスタ等の素子を形成した後にこの
熱処理を行うと、例えばトランジスタの直流電流増幅率
（ｈｒ、）に悪影響を与えることになり、好ましくない
。

このため、シリコン基板の表面素子を形成する前にシリ
コン基板の裏面に不純物を導入しかつ前記した熱処理を
行って高濃度の不純物領域を形成する方法が採用される
ことになる。しかしながら、例えばパワートランジスタ
の製造工程においては、通常ウェハの大口径化に伴なう
ウェハ割れを回避するためにウェハ厚さを厚くして製造
を行っているため、この方法を使用することは困難であ
る。

即ち、この種のパワーデバイスでは電力損失を防ぐ目的
で、例えばコレクタ・エミッタ飽和電圧の値をなるべ（
小さくすることが要求され、このためには基板の厚さを
制限することが一つの重要な要件となる。このため、製
造工程では厚いウェハを、最終的にはその裏面を研削除
して基板の厚さを薄く調整させることが行われている。

したがって、前工程で基板の裏面に形成しておいた高濃
度不純物領域が、この研削によって除去されることにな
り、最終工程で形成する裏面電極のオーム接触が得られ
なくなる。

本発明は基板表面の素子特性を劣化させることなく良好
なオーム接触を得ることができる半導体装置の製造方法
を提供することを目的としている。

〔課題を解決するための手段］ 本発明の半導体装置の製造方法は、比較的厚いシリコン
基板の表面に素子を形成した後、このシリコン基板の裏
面を研削してその厚さを低減する工程と、この後シリコ
ン基板の裏面に基板と同じ導電型の不純物をイオン注入
する工程と、この裏面に金薄膜を蒸着しかつ金−シリコ
ン共晶を生成する温度で熱処理する工程とを含んでいる
。

〔作用〕

上述した方法では、イオン注入した不純物を、金−シリ
コン共晶の再結晶工程での不純物活性化により活性化し
て高濃度不純物領域を形成し、金属膜との良好なオーム
接触を形成する。

〔実施例］ 次に、本発明を図面を参照して説明する。

第１図乃至第３図は本発明の一実施例方法を装造工程順
に示す縦断面図である。

先ず、第１図のように、４５０〜７５０μｍの比較的厚
いシリコンのＮ型サブストレート１上にＮ型エピタキシ
ャル層２を形成し、このＮ型エピタキシャルＮ２内にＰ
型のベース領域３及びＮ型のエミッタ領域４を拡散で形
成する。また、エピタキシャル層２の表面には酸化膜５
を形成し、かつこの酸化膜５を選択エツチングして窓を
開設する。

更に、全面にアルミニウムを蒸着後、写真蝕刻技術を用
いてベース電極６及びエミッタ電極７を形成する。なお
、このときアルミニウムとシリコンの密着性を良くする
ために非酸化雰囲気中で例えば４００〜４５０’Ｃ程度
の温度で熱処理を行う。

ついで、第１図のＡ−Ａの箇所まで、前記サブストレー
ト１を裏面側から研削し、全体を所望の厚さ、例えば２
５０〜３５０μｍの厚さに調整する。

この研削により、これまでの工程において裏面に形成さ
れた拡散層は完全に除去さる。

次に、第２図のように、サブストレート１の裏面に、リ
ンや砒素等のＮ型不純物を、オーム接触を形成するに充
分な量、例えばＩ　ＸＩＯ”７ｃｍ”程度のドーズ量で
イオンインプランテーション法にて打ち込みイオン注入
層８を形成する。次いで、裏面に金の薄膜９を例えば３
００〜１０００λ程度の厚さに蒸着する。更に、ここで
はこの金薄膜９の上に、ニッケル膜１０及び銀膜１１を
重ねて形成している。

しかる後に、全体を金−シリコン共晶の生成温度以上で
熱処理を行う。温度としては４００°Ｃで充分であり、
また時間もｌＯ分程度の短時間であっても注入された不
純物は充分に活性化される。これにより、第３図に示す
ように、サブストレート１の裏面には金−シリコン共晶
の再結晶工程での不純物活性化による高濃度の不純物領
域８Ａが形成され、金薄膜９との間に良好なオーム接触
が得られる。

したがって、この方法ではシリコン基板の表面に素子を
形成した後に、裏面に不純物をイオン注入し、かつ低温
度で熱処理することにより高濃度不純物領域８ａを形成
することができるので、例えばトランジスタのｈｆａが
損なわれることがなく、好適なオーム接触を得ることが
できる。

なお、裏面に形成した電橋層が熱処理によっても安定さ
れるように、例えば金薄膜９とニッケル膜１０の間に金
とニッケルの反応を阻止するためのチタン、タングステ
ン或いはモリブデン等の金属膜を形成してもよい。これ
らの金属層は、熱処理条件が厳しくなっても、例えば処
理温度が更に上昇され、また処理時間が長くなっても金
属層間での反応を防止して安定に保持させる。

更に、裏面の熱処理にはランプ加熱を使用してもよい。

このランプ加熱では、熱処理時間が短時間（数秒〜１分
）で済むため、プロセスとして非常に安定である。この
ような短時間の処理であっても本発明では金−シリコン
共晶の再結晶工程での不純物活性化を利用しているため
安定なオーム接触を形成することが出来る。

ここで、前記実施例はＮ型シリコン基板の例を示したが
、Ｐ型シリコンにも同様に適用でき、この場合にはボロ
ン、アルミニウム、ガリウム等のＰ型不純物をイオン注
入すればよい。

〔発明の効果〕

以上説明したように本発明は、イオン注入した不純物を
、金−シリコン共晶の再結晶工程での不純物活性化によ
り活性化して高濃度不純物領域を形成しているので、素
子の特性を損なう熱処理を不要とし、これにより半導体
素子形成の後の工程で好適なオーム接触を形成すること
ができる。また、厚いウェハの状態で素子の形成が可能
とされるため、ウェハ割れの生じることがない製造が実
現できる。

【図面の簡単な説明】

第１図乃至第３図は本発明の製造方法を工程順に示す縦
断面図であり、第１図は全体の断面図、第２図及び第３
図は裏面部分の断面図である。 １・・・シリコンサブストレート、２・・・Ｎ型エピタ
キシャル層、３・・・ベース領域、４・・・エミッタ領
域、５・・・酸化膜、６・・・ベース電極、７・・・エ
ミッタ電極、８・・・イオン注入層、８Ａ・・・高濃度
不純物層、９・・・金薄膜、１０・・・ニッケル膜、１
１・・・銀膜。

Claims (1)

【特許請求の範囲】
1. １、比較的厚いシリコン基板の表面に素子を形成した後
   、このシリコン基板の裏面を研削してその厚さを低減す
   る工程と、この後シリコン基板の裏面に基板と同じ導電
   型の不純物をイオン注入する工程と、この裏面に金薄膜
   を蒸着しかつ金−シリコン共晶を生成する温度で熱処理
   する工程とを含むことを特徴とする半導体装置の製造方
   法。