JPH01229340A - 実行アドレス検出方式 - Google Patents
実行アドレス検出方式Info
- Publication number
- JPH01229340A JPH01229340A JP63056747A JP5674788A JPH01229340A JP H01229340 A JPH01229340 A JP H01229340A JP 63056747 A JP63056747 A JP 63056747A JP 5674788 A JP5674788 A JP 5674788A JP H01229340 A JPH01229340 A JP H01229340A
- Authority
- JP
- Japan
- Prior art keywords
- comparison
- address
- execution
- signal
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は実行アドレス検出方式に関し、特に情報処理装
置におけるプログラムの実行アドレス検出方式に関する
。
置におけるプログラムの実行アドレス検出方式に関する
。
従来の実行アドレス検出方式は、一つの比較アドレスを
設定し、これと実行アドレスとを比較して一致したとき
の比較一致信号を条件一致信号として出力している。
設定し、これと実行アドレスとを比較して一致したとき
の比較一致信号を条件一致信号として出力している。
また、従来の実行アドレス検出方式には、Ｎヒツトの実
行アドレスの下位Ｍ （ＭＡＮ＞ビット分使用せず、上
位Ｎ−Ｍビットだけを比較範囲として、比較アドレスの
Ｎ−Ｍビットに比較して一致したときの比較一致信号を
東件一致信号として出力する方式がある。
行アドレスの下位Ｍ （ＭＡＮ＞ビット分使用せず、上
位Ｎ−Ｍビットだけを比較範囲として、比較アドレスの
Ｎ−Ｍビットに比較して一致したときの比較一致信号を
東件一致信号として出力する方式がある。
この場合には、実行アドレスが、近接する２Ｍ個のアド
レス範囲に入るこ”とにより、条ｎ−一致信号を出力す
ることになる。
レス範囲に入るこ”とにより、条ｎ−一致信号を出力す
ることになる。
上述した従来の実行アドレス検出方式は、一つの比較ア
ドレスもしくは比較アドレス範囲を一致条件としており
、幾つかの実行アドレスの出現順序を一致条件として、
−度に指定することができないので、プログラムの実行
順序に関係する諸間厘を解析することが困難であるとい
う欠点がある。
ドレスもしくは比較アドレス範囲を一致条件としており
、幾つかの実行アドレスの出現順序を一致条件として、
−度に指定することができないので、プログラムの実行
順序に関係する諸間厘を解析することが困難であるとい
う欠点がある。
本発明の目的は、複数個の実行アドレスの出現順序を指
定して検出することにより、プログラムの実行順序に関
係する諸問題を解析することができる実行アドレス検出
方式を提供することにある。
定して検出することにより、プログラムの実行順序に関
係する諸問題を解析することができる実行アドレス検出
方式を提供することにある。
１課題を解決するための手段］
本発明の実行アドレス検出方式は、記憶装置に記憶され
たプログラムの実行アドレスにある命令を順次取出して
実行する情報処理装置にあって、（Ａ）実行アドレスに
比較する複数個の比較アドレスを保持する比較アドレス
メモリ、 （Ｂ）前記比較アドレスメモリから読出す比較アドレス
を指示するとともに、比較一致信号により読出す比較ア
ドレスの指示を順次移動する比較アドレスメモリポイン
タ、 （Ｃ）プログラムの実行アドレスと前記比較アドレスメ
モリから読出された比較アドレスとを比較し、一致した
ときに前記比較一致信号を出力する比較一致検出部、 （Ｄ）前記比較一致信号が出力された一致回数を計数す
る一致回数計数部、 （Ｅ）前記比較一致信号の指定回数を含む指定条件を設
定して保持する指定条件設定部、（Ｆ）面記一致回数計
数部で計数している一致回数と前記指定条件設定部に保
持する指定回数との一致を含む前記指定条件設定部の指
定条件が満足されたときに、染件一致信号を出力する指
定条件検出部、 を備えて構成されている。
たプログラムの実行アドレスにある命令を順次取出して
実行する情報処理装置にあって、（Ａ）実行アドレスに
比較する複数個の比較アドレスを保持する比較アドレス
メモリ、 （Ｂ）前記比較アドレスメモリから読出す比較アドレス
を指示するとともに、比較一致信号により読出す比較ア
ドレスの指示を順次移動する比較アドレスメモリポイン
タ、 （Ｃ）プログラムの実行アドレスと前記比較アドレスメ
モリから読出された比較アドレスとを比較し、一致した
ときに前記比較一致信号を出力する比較一致検出部、 （Ｄ）前記比較一致信号が出力された一致回数を計数す
る一致回数計数部、 （Ｅ）前記比較一致信号の指定回数を含む指定条件を設
定して保持する指定条件設定部、（Ｆ）面記一致回数計
数部で計数している一致回数と前記指定条件設定部に保
持する指定回数との一致を含む前記指定条件設定部の指
定条件が満足されたときに、染件一致信号を出力する指
定条件検出部、 を備えて構成されている。
［実施例〕
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の実行アドレス検出方式の一実施例を示
すブロック図である。
すブロック図である。
第１図において、記憶装置に記憶されたプログラムの実
行アドレスにある命令を順次取出して実行する情報処理
装置にあって、比較アドレスメモリ１は、１ワードが１
６ビツトの２５６ワードで構成され、実行アドレスに比
較することができる２５６個までの比較アドレスを比較
する順序に保持している。
行アドレスにある命令を順次取出して実行する情報処理
装置にあって、比較アドレスメモリ１は、１ワードが１
６ビツトの２５６ワードで構成され、実行アドレスに比
較することができる２５６個までの比較アドレスを比較
する順序に保持している。
また、比□較アドレスメモリポインタ２は、２５６個ま
での一つを指示できる８ビツトで構成され、比較アドレ
スメモリ１から読出す比較アドレスの一つを指示してい
る。
での一つを指示できる８ビツトで構成され、比較アドレ
スメモリ１から読出す比較アドレスの一つを指示してい
る。
一方、比較一致検出部３は、プログラムの実行により変
化している実行アドレス信号ａと、比較アドレスメモリ
から読出された比較アドレスの信号とを比較し、一致し
たときに比較一致信号すを出力する。
化している実行アドレス信号ａと、比較アドレスメモリ
から読出された比較アドレスの信号とを比較し、一致し
たときに比較一致信号すを出力する。
この結果、比較アドレスメモリポインタ２は、比較一致
信号すを受けて、アドレスメモリポインタ更新回路で１
を加算することにより、比較アドレスメモリ１から読出
す比較アドレスの指示を１アドレス次に移動する。
信号すを受けて、アドレスメモリポインタ更新回路で１
を加算することにより、比較アドレスメモリ１から読出
す比較アドレスの指示を１アドレス次に移動する。
以上の動作は、繰返して行われる。
一方、一致回数計数部４は、８ビツトで構成され、初期
値として０が設定されており、比較一致信号すを受ける
ごとに、一致回数更新回路で１を加算することにより、
比較一致信号すが出力された一致回数を計数している。
値として０が設定されており、比較一致信号すを受ける
ごとに、一致回数更新回路で１を加算することにより、
比較一致信号すが出力された一致回数を計数している。
他方、指定条件設定部５は、８ビツトで構成され、比較
一致信号すの指定回数ｉを指定条件として設定して保持
している。
一致信号すの指定回数ｉを指定条件として設定して保持
している。
そこで、指定条件検出部６は、一致回数計数部４で計数
している一致回数と指定条件設定部５に保持している指
定回数ｉとが一致したときに、条件一致信号Ｃを出力し
、この染件一致信号Ｃをデバッグ情報制御部へ送出する
。
している一致回数と指定条件設定部５に保持している指
定回数ｉとが一致したときに、条件一致信号Ｃを出力し
、この染件一致信号Ｃをデバッグ情報制御部へ送出する
。
以上述べたように、本実施例の実行アドレス検出方式は
、複数個の実行アドレスの出現順序を指定して検出する
ことができるので、プログラムの実行順序に関係する諸
問題を解析するために有効である。
、複数個の実行アドレスの出現順序を指定して検出する
ことができるので、プログラムの実行順序に関係する諸
問題を解析するために有効である。
し発明の効果〕
以上説明したように、本発明の実行アドレス検出方式は
、複数個の実行アドレスの出現順序を指定して検出する
ことにより、プログラムの実行順序に関係する諸問題を
解析することができるという効果を有している。
、複数個の実行アドレスの出現順序を指定して検出する
ことにより、プログラムの実行順序に関係する諸問題を
解析することができるという効果を有している。
このため、本発明の実行アドレス検出方式は、ソフトウ
ェアやファームウェアのデバッグ手段として、極めて有
効であるという効果を有している。
ェアやファームウェアのデバッグ手段として、極めて有
効であるという効果を有している。
第１図は本発明の実行アドレス検出方式の一実施例を示
すブロック図である。 １・・・・・比較アドレスメモリ、２・・・・・比較ア
ドレスメモリポインタ、３・・・・・・比較一致検出部
、４・・・・・一致回数計数部、５・・・・・・指定条
件設定部、６・・・・・・指定条件検出部、ａ・・・・
・・実行アドレス信号、ｂ・・・・・・比較一致信号、
Ｃ・・・・・・条件一致信号。
すブロック図である。 １・・・・・比較アドレスメモリ、２・・・・・比較ア
ドレスメモリポインタ、３・・・・・・比較一致検出部
、４・・・・・一致回数計数部、５・・・・・・指定条
件設定部、６・・・・・・指定条件検出部、ａ・・・・
・・実行アドレス信号、ｂ・・・・・・比較一致信号、
Ｃ・・・・・・条件一致信号。
Claims (1)
- 【特許請求の範囲】 記憶装置に記憶されたプログラムの実行アドレスにあ
る命令を順次取出して実行する情報処理装置にあって、 （Ａ）実行アドレスに比較する複数個の比較アドレスを
保持する比較アドレスメモリ、 （Ｂ）前記比較アドレスメモリから読出す比較アドレス
を指示するとともに、比較一致信号により読出す比較ア
ドレスの指示を順次移動する比較アドレスメモリポイン
タ、 （Ｃ）プログラムの実行アドレスと前記比較アドレスメ
モリから読出された比較アドレスとを比較し、一致した
ときに前記比較一致信号を出力する比較一致検出部、 （Ｄ）前記比較一致信号が出力された一致回数を計数す
る一致回数計数部、 （Ｅ）前記比較一致信号の指定回数を含む指定条件を設
定して保持する指定条件設定部、（Ｆ）前記一致回数計
数部で計数している一致回数と前記指定条件設定部に保
持する指定回数との一致を含む前記指定条件設定部の指
定条件が満足されたときに、条件一致信号を出力する指
定条件検出部、 を備えることを特徴とする実行アドレス検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056747A JPH01229340A (ja) | 1988-03-09 | 1988-03-09 | 実行アドレス検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056747A JPH01229340A (ja) | 1988-03-09 | 1988-03-09 | 実行アドレス検出方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01229340A true JPH01229340A (ja) | 1989-09-13 |
Family
ID=13036118
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63056747A Pending JPH01229340A (ja) | 1988-03-09 | 1988-03-09 | 実行アドレス検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01229340A (ja) |
-
1988
- 1988-03-09 JP JP63056747A patent/JPH01229340A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886648A (ja) | トレ−ス装置 | |
| JPS63201855A (ja) | メモリ保護違反検出装置 | |
| JPH01229340A (ja) | 実行アドレス検出方式 | |
| GB1436601A (en) | Apparatus and process for the rapid processing of segmented data | |
| JPH01211129A (ja) | 情報処理装置 | |
| JPH028942A (ja) | 命令出現率測定方法 | |
| SU690487A1 (ru) | Устройство дл сбора и обработки информации | |
| JPH04147350A (ja) | マイクロプログラムステップ出現回数計数方式 | |
| JPS61141046A (ja) | デバツグ割込み制御方式 | |
| JPH05158731A (ja) | デバッガ | |
| JPH04255037A (ja) | プログラム制御回路 | |
| JPH04104335A (ja) | メモリストップトラッパ | |
| JPS63196954A (ja) | 情報処理装置 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPS6292036A (ja) | 情報処理装置 | |
| JPS63124145A (ja) | 情報処理装置 | |
| JPS6224334A (ja) | スタツク回路 | |
| JPH01316826A (ja) | レジスタファイルアドレス回路 | |
| JPH0192803A (ja) | プログラマブルコントローラ | |
| JPH01185738A (ja) | アドレストレース回路 | |
| JPS62129775A (ja) | ポジトロンｃｔ装置の同時計数回路 | |
| JPS6160146A (ja) | マイクロプログラムチエツク方式 | |
| JPS6419439A (en) | Central processing unit | |
| JPH04232537A (ja) | トレースシステム | |
| JPH04361335A (ja) | トレーサの書込み制御回路 |