JPS63124145A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS63124145A JPS63124145A JP61271317A JP27131786A JPS63124145A JP S63124145 A JPS63124145 A JP S63124145A JP 61271317 A JP61271317 A JP 61271317A JP 27131786 A JP27131786 A JP 27131786A JP S63124145 A JPS63124145 A JP S63124145A
- Authority
- JP
- Japan
- Prior art keywords
- event
- instruction
- outside
- processor
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 claims description 13
- 230000009471 action Effects 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 239000000725 suspension Substances 0.000 claims description 3
- 230000006870 function Effects 0.000 abstract description 2
- 238000001514 detection method Methods 0.000 description 10
- 230000007246 mechanism Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプロセッサ内での事象の発生を、外部から観測
可能にした情報処理装置に関するものである。
可能にした情報処理装置に関するものである。
プロセッサ内で事象の発生を外部から観測可能にするこ
とにより、ハードウェアあるいはソフトウェアのデバッ
グを容易にできることはよく知られている。たとえば、
特定の命令の実行に際してこれを事象の発生としてプロ
セッサの外部に通知したうえで停止することにより、プ
ログラムをデバッグする人はその時点でのメモリの内容
、内部レジスタの値等を外部から読み出すことによりハ
ードウェア、ソフトウェアの正当性をチェックすること
ができる。
とにより、ハードウェアあるいはソフトウェアのデバッ
グを容易にできることはよく知られている。たとえば、
特定の命令の実行に際してこれを事象の発生としてプロ
セッサの外部に通知したうえで停止することにより、プ
ログラムをデバッグする人はその時点でのメモリの内容
、内部レジスタの値等を外部から読み出すことによりハ
ードウェア、ソフトウェアの正当性をチェックすること
ができる。
しかしながら、従来は特定の命令の実行を検出、通知す
るためには、たとえば命令実行の制御のためのファーム
ウェアを変更する等が必要となり、自由に事象発生とし
て検出すべき命令を指定することが困難であった。更に
、同時に複数の命令の実行を検出したい場合でも、外部
には単に事象の発生しか通知する手段が無かったために
、発生した事象の種類を知るためには改めて外部から命
令レジスタの内容を読み出す等の処理が必要となり、そ
のためのソフトウェアが複雑になるだけでなく、デバッ
グあるいはトレースのためのオーバヘッド時間が長くか
かるという欠点があった。
るためには、たとえば命令実行の制御のためのファーム
ウェアを変更する等が必要となり、自由に事象発生とし
て検出すべき命令を指定することが困難であった。更に
、同時に複数の命令の実行を検出したい場合でも、外部
には単に事象の発生しか通知する手段が無かったために
、発生した事象の種類を知るためには改めて外部から命
令レジスタの内容を読み出す等の処理が必要となり、そ
のためのソフトウェアが複雑になるだけでなく、デバッ
グあるいはトレースのためのオーバヘッド時間が長くか
かるという欠点があった。
本発明は前述の問題点を解決するためになされたもので
、本発明の第一の目的は、ハードウェア、プログラムの
デバッグ、トレースに際して、任意の複数個の命令の実
行を検出すべき事象発生として設定できる機能を有する
情報処理装置を提供することにある。本発明の第二の目
的は、事象の発生とともに発生した事象の種類を外部に
出力することにより、少ないオーバヘッド時間でハード
ウェア、プログラムのデバッグ、トレースを行なうこと
が可能な情報処理装置を提供することにある。
、本発明の第一の目的は、ハードウェア、プログラムの
デバッグ、トレースに際して、任意の複数個の命令の実
行を検出すべき事象発生として設定できる機能を有する
情報処理装置を提供することにある。本発明の第二の目
的は、事象の発生とともに発生した事象の種類を外部に
出力することにより、少ないオーバヘッド時間でハード
ウェア、プログラムのデバッグ、トレースを行なうこと
が可能な情報処理装置を提供することにある。
更に本発明の第三の目的は、プロセッサのモードに従い
必要な場合にのみ事象発生による実行の中断を発生させ
ることにより、少ないオーバヘッド時間でハードウェア
、プログラムのデバッグ、トレースを行なうことが可能
な情報処理装置を提供することにある。
必要な場合にのみ事象発生による実行の中断を発生させ
ることにより、少ないオーバヘッド時間でハードウェア
、プログラムのデバッグ、トレースを行なうことが可能
な情報処理装置を提供することにある。
第１の発明の情報処理装置の構成は、命令コードに対応
したエントリを持ち、外部から命令コードを印加するこ
とにより対応するエントリをセット、リセットすること
が可能な事象制御テーブルと、命令レジスタの命令コー
ド部の値により前記事象制御テーブルを検索し対応する
エントリで指定があった場合には事象発生としてこれを
プロセッサ外部に通知する手段とを有することを特徴と
する。
したエントリを持ち、外部から命令コードを印加するこ
とにより対応するエントリをセット、リセットすること
が可能な事象制御テーブルと、命令レジスタの命令コー
ド部の値により前記事象制御テーブルを検索し対応する
エントリで指定があった場合には事象発生としてこれを
プロセッサ外部に通知する手段とを有することを特徴と
する。
第２の発明の情報処理装置の構成は、命令コードに対応
したエントリを持ち、外部から命令コードを印加するこ
とにより対応するエントリをセット、リセットすること
が可能な事象制御テーブル。
したエントリを持ち、外部から命令コードを印加するこ
とにより対応するエントリをセット、リセットすること
が可能な事象制御テーブル。
命令レジスタの命令コード部の値により前記事象制御テ
ーブルを検索し対応するエンＩ・りで指定があった場合
には事象発生としてこれをプロセッサ外部に通知する手
段と、事象発生時にその原因となった命令コードを事象
発生とともに外部に通知する手段とを有することを特徴
とする。
ーブルを検索し対応するエンＩ・りで指定があった場合
には事象発生としてこれをプロセッサ外部に通知する手
段と、事象発生時にその原因となった命令コードを事象
発生とともに外部に通知する手段とを有することを特徴
とする。
第３の発明の情報処理装置の構成は、命令コードに対応
したエントリを持ち、外部から命令コードを印加するこ
とにより対応するエントリをセット、リセットすること
が可能な事象制御テーブルと、命令レジスタの命令コー
ド部の値により前記事象制御テーブルを検索し対応する
エントリで指定があった場合には事象発生としてこれを
プロセッサ外部に通知する手段と、事象発生時にその原
因となった命令コードを事象発生とともに外部に通知す
る手段と、指定された命令実行の事象の発生に際して行
なうべき動作を保持し前記動作の外部からの設定が可能
なプロセッサのモードを保持する手段、前記事象の発生
に際して前記プロセッサのモードが中断を指定していた
場合には命令の実行を中断するための制御手段および外
部からの指令により前記中断された命令実行を再開する
ための制御手段とを備えることを特徴とする。
したエントリを持ち、外部から命令コードを印加するこ
とにより対応するエントリをセット、リセットすること
が可能な事象制御テーブルと、命令レジスタの命令コー
ド部の値により前記事象制御テーブルを検索し対応する
エントリで指定があった場合には事象発生としてこれを
プロセッサ外部に通知する手段と、事象発生時にその原
因となった命令コードを事象発生とともに外部に通知す
る手段と、指定された命令実行の事象の発生に際して行
なうべき動作を保持し前記動作の外部からの設定が可能
なプロセッサのモードを保持する手段、前記事象の発生
に際して前記プロセッサのモードが中断を指定していた
場合には命令の実行を中断するための制御手段および外
部からの指令により前記中断された命令実行を再開する
ための制御手段とを備えることを特徴とする。
次に、本発明について図面を参照して説明する。
まず、本発明の第一の実施例の構成を第１図により説明
する。
する。
本実施例においては、プロセッサは８ビツトの命令コー
ドを持つとしている。従って、事象制御テーブルとして
は２５６ワード×１ビツトの構成のテーブルメモリ１を
持つ。テーブルメモリ１の８ビツトの読み出しアドレス
としては、命令レジスタ５の命令コード部の出力が、ま
た、書込アドレスとしては外部から事象として登録すべ
き命令コードの指定のための事象アドレス端子３が接続
されている。また、テーブルメモリ１には書込み信号端
子２からの信号が接続されており、書込みデータとして
書込みデータ端子４が印加されている。テーブルメモリ
１の読み出しデータは、タイミンクをとるためのアント
ゲ−）・１４を介して事象検出端子８に接続されている
。テーブルメモリ１は書込み信号端子２に書込み信号が
印加された場合には、事象アドレス端子３に印加されて
いる値をアドレスとして書込みデータ端子４に印加され
ている値が書き込まれ、それ以外の場合には命令レジス
タ５の命令コード部の値で指定されるアドレスの内容が
読み出される。
ドを持つとしている。従って、事象制御テーブルとして
は２５６ワード×１ビツトの構成のテーブルメモリ１を
持つ。テーブルメモリ１の８ビツトの読み出しアドレス
としては、命令レジスタ５の命令コード部の出力が、ま
た、書込アドレスとしては外部から事象として登録すべ
き命令コードの指定のための事象アドレス端子３が接続
されている。また、テーブルメモリ１には書込み信号端
子２からの信号が接続されており、書込みデータとして
書込みデータ端子４が印加されている。テーブルメモリ
１の読み出しデータは、タイミンクをとるためのアント
ゲ−）・１４を介して事象検出端子８に接続されている
。テーブルメモリ１は書込み信号端子２に書込み信号が
印加された場合には、事象アドレス端子３に印加されて
いる値をアドレスとして書込みデータ端子４に印加され
ている値が書き込まれ、それ以外の場合には命令レジス
タ５の命令コード部の値で指定されるアドレスの内容が
読み出される。
テーブルメモリ１の各ワードに対応する命令の実行を事
象として検出したい場合には値“１”を、検出したくな
い場合には値“０”を書き込むことにより事象の登録を
行なう、これは、事象アドレス端子３に命令コードの値
を印加し、書込みデータ端子４に値“Ｏ”あるいは“１
″を印加しなうえで、書込み信号端子２に書込み信号を
印加することにより行なわれる。
象として検出したい場合には値“１”を、検出したくな
い場合には値“０”を書き込むことにより事象の登録を
行なう、これは、事象アドレス端子３に命令コードの値
を印加し、書込みデータ端子４に値“Ｏ”あるいは“１
″を印加しなうえで、書込み信号端子２に書込み信号を
印加することにより行なわれる。
プロセッサでプログラムを実行中に前記登録された命令
コードが命令レジスタ５に設定されると、その命令コー
ドをアドレスとしてテーブルメモリ１が読み出され、そ
の値がタイミング信号６でサンプリングされたうえで事
象検出端子８に出力される。タイミング信号６はプロセ
ッサの内部動作を制御するための順序制御機構（図示せ
ず）により、命令レジスタ５に命令が設定され、それに
より読み出されるデータが確定するタイミングで発生さ
れるパルス状の信号である。これにより、あらかじめ登
録された命令の実行に際してその事象が外部に通知され
ることになる。これにより、外部から指定した命令の実
行を事象発生として検出し外部に通知することが可能と
なる。
コードが命令レジスタ５に設定されると、その命令コー
ドをアドレスとしてテーブルメモリ１が読み出され、そ
の値がタイミング信号６でサンプリングされたうえで事
象検出端子８に出力される。タイミング信号６はプロセ
ッサの内部動作を制御するための順序制御機構（図示せ
ず）により、命令レジスタ５に命令が設定され、それに
より読み出されるデータが確定するタイミングで発生さ
れるパルス状の信号である。これにより、あらかじめ登
録された命令の実行に際してその事象が外部に通知され
ることになる。これにより、外部から指定した命令の実
行を事象発生として検出し外部に通知することが可能と
なる。
次に、本発明の第二の実施例を第２図により説明する。
本実施例においては、第一の実施例に加えて発生した事
象の種類を示すために、命令レジスタ５の命令コード部
の値を外部に通知するための事象アドレス端子７が設け
られ、事象検出に際してその事象の内容すなわち命令コ
ードが外部に出力される。それ以外の動作は第一の実施
例と同じである。これにより、外部から指定した命令の
実行を事象発生として検出し、その事象発生を事象の内
容とともに外部に通知することが可能となる。
象の種類を示すために、命令レジスタ５の命令コード部
の値を外部に通知するための事象アドレス端子７が設け
られ、事象検出に際してその事象の内容すなわち命令コ
ードが外部に出力される。それ以外の動作は第一の実施
例と同じである。これにより、外部から指定した命令の
実行を事象発生として検出し、その事象発生を事象の内
容とともに外部に通知することが可能となる。
次に、本発明の第三の実施例の構成および動作を第３図
により説明する。
により説明する。
本実施例においては、第二の実施例に加えて実行制御フ
リップフロップ１１およびモード制御フリップフロップ
９が設けられている。一致検出信号Ｆは事象検出端子８
とともに、制御フリップフロップ１１のセット端子にも
印加されている。実行制御フリップフロップ１１のリセ
ット端子には、再開信号端子１２を介してリセット信号
が印加され、実行制御フリップフロップ１１の出力は、
プロセッサの命令実行を制御するための順序制御機ｙ４
１３（第一の実施例では図示せず）に印加されている。
リップフロップ１１およびモード制御フリップフロップ
９が設けられている。一致検出信号Ｆは事象検出端子８
とともに、制御フリップフロップ１１のセット端子にも
印加されている。実行制御フリップフロップ１１のリセ
ット端子には、再開信号端子１２を介してリセット信号
が印加され、実行制御フリップフロップ１１の出力は、
プロセッサの命令実行を制御するための順序制御機ｙ４
１３（第一の実施例では図示せず）に印加されている。
順序制御機ｔｌ１１１３にはモード制御フリップフロッ
プ９の出力も印加されており、モードフリップフロップ
９はモード設定信号端子１０を介してプロセッサ外部か
らセット／リセットできるように構成されている。順序
制御機構１３はモードフリップフロップ９がテーブルメ
モリ１にセットされている場合にのみ実行制御フリップ
フロッブ１１がテーブルメモリ１にセットされたときに
処理を中断し、再開信号端子１２を介して実行制御フリ
ップフロップ１１がセットされたときに処理を再開する
ように構成されている。
プ９の出力も印加されており、モードフリップフロップ
９はモード設定信号端子１０を介してプロセッサ外部か
らセット／リセットできるように構成されている。順序
制御機構１３はモードフリップフロップ９がテーブルメ
モリ１にセットされている場合にのみ実行制御フリップ
フロッブ１１がテーブルメモリ１にセットされたときに
処理を中断し、再開信号端子１２を介して実行制御フリ
ップフロップ１１がセットされたときに処理を再開する
ように構成されている。
プロセッサでプログラムを実行中に前記登録された命令
コードが命令レジスタに設定されると、テーブルメモリ
１からは値“１”が読み出され、一致検出信号Ｆにパル
スが発生し、これが事象検出端子８に出力されるととも
に実行制御フリップフロップ１１もこの事象検出信号Ｆ
の立ち上がりを契機としてセットされる。順序制御機構
１３は実行制御フリップフロップ１．１がセットされる
と、モード制御フリップフロップ９がオン、即ち中断モ
ードの場合にはこの命令の実行を中断する。この時点で
、事象検出端子８および事象アドレス端子７から事象の
発生を受は取った外部の制御装置がこの事象を記録し、
あるいは必要な詳細情報を当該プロセッサから読み出し
たり、場合によっては当該プロセッサの内部状態を変更
した後、再開信号端子１２を介して実行制御フリップフ
ロップ１１がリセットされる。順序制御機構１３は実行
制御フリップフロップ１１がリセットされると、これを
検出し中断されていた命令の実行を再開する。モードフ
リップフロップ９がリセットされているとき、即ちトレ
ースモードの場合には、事象の発生が事象アドレス端子
７．事象検出端子８を介して外部に出力されるのみで命
令の実行はなんらの影響も受けない。（トレースモード
における以上の動作が、第一の実施例での動作と同じで
ある。） これにより、外部から指定した命令の実行を事象発生と
して検出し、その事象発生を事象の内容とともに外部に
通知することが可能となるだけでなく、指定されたモー
ドに応じて指定があった渇きには、事象の発生に際して
プロセッサが停止し外部からの指令で処理を再開するこ
とが可能となる。
コードが命令レジスタに設定されると、テーブルメモリ
１からは値“１”が読み出され、一致検出信号Ｆにパル
スが発生し、これが事象検出端子８に出力されるととも
に実行制御フリップフロップ１１もこの事象検出信号Ｆ
の立ち上がりを契機としてセットされる。順序制御機構
１３は実行制御フリップフロップ１．１がセットされる
と、モード制御フリップフロップ９がオン、即ち中断モ
ードの場合にはこの命令の実行を中断する。この時点で
、事象検出端子８および事象アドレス端子７から事象の
発生を受は取った外部の制御装置がこの事象を記録し、
あるいは必要な詳細情報を当該プロセッサから読み出し
たり、場合によっては当該プロセッサの内部状態を変更
した後、再開信号端子１２を介して実行制御フリップフ
ロップ１１がリセットされる。順序制御機構１３は実行
制御フリップフロップ１１がリセットされると、これを
検出し中断されていた命令の実行を再開する。モードフ
リップフロップ９がリセットされているとき、即ちトレ
ースモードの場合には、事象の発生が事象アドレス端子
７．事象検出端子８を介して外部に出力されるのみで命
令の実行はなんらの影響も受けない。（トレースモード
における以上の動作が、第一の実施例での動作と同じで
ある。） これにより、外部から指定した命令の実行を事象発生と
して検出し、その事象発生を事象の内容とともに外部に
通知することが可能となるだけでなく、指定されたモー
ドに応じて指定があった渇きには、事象の発生に際して
プロセッサが停止し外部からの指令で処理を再開するこ
とが可能となる。
以上、本発明の詳細な説明したが、本説明により明らか
なように本発明の主旨は、命令コードに対応したエント
リを持ち、外部から命令コードを印加することにより対
応するエントリをセット、リセットすることが可能な事
象制御テーブルと、命令レジスタの命令コード部の値に
より前記事象制御テーブルを検索し対応するエントリで
指定があった場合には、事象発生としてこれをプロセッ
サ外部に通知する手段とを有することを特徴とする情報
処理装置を提供することにあり、更に前記事象発生時に
その原因となった命令コードを事象発生とともに外部に
通知する手段を有することを特徴とする情報処理装置を
提供することにあり、更に指定された命令実行の事象の
発生に際して行なうべき動作を保持し、前記動作の外部
からの設定が可能なプロセッサのモードを保持する手段
、前記事象の発生に際して前記プロセッサのモードが中
断を指定していた場合には、命令の実行を中断するため
の制御手段、および外部からの指令により前記中断され
た命令実行を再開するための制御手段とを備える情報処
理装置を提供することにあり、本主旨に背かぬかぎりい
くつかの実現法があることは明かであろう。
なように本発明の主旨は、命令コードに対応したエント
リを持ち、外部から命令コードを印加することにより対
応するエントリをセット、リセットすることが可能な事
象制御テーブルと、命令レジスタの命令コード部の値に
より前記事象制御テーブルを検索し対応するエントリで
指定があった場合には、事象発生としてこれをプロセッ
サ外部に通知する手段とを有することを特徴とする情報
処理装置を提供することにあり、更に前記事象発生時に
その原因となった命令コードを事象発生とともに外部に
通知する手段を有することを特徴とする情報処理装置を
提供することにあり、更に指定された命令実行の事象の
発生に際して行なうべき動作を保持し、前記動作の外部
からの設定が可能なプロセッサのモードを保持する手段
、前記事象の発生に際して前記プロセッサのモードが中
断を指定していた場合には、命令の実行を中断するため
の制御手段、および外部からの指令により前記中断され
た命令実行を再開するための制御手段とを備える情報処
理装置を提供することにあり、本主旨に背かぬかぎりい
くつかの実現法があることは明かであろう。
たとえば、本実施例においては、本実施例の主旨とは直
接の関係がないので説明の簡単のためにプロセッサの他
の部分の構成、順序制御機構の詳細な構成等は省略した
が、これらは従来の技術により実現可能であろう。また
、制御フリップフロップ１１による処理の中断等の制御
もプロセッサの構成に応じて適切になされることは可能
であり、プロセッサがパイプライン制御を導入している
場合にはそれに対応して命令の中断、再開の制御が順序
制御機構によりなされるであろう。
接の関係がないので説明の簡単のためにプロセッサの他
の部分の構成、順序制御機構の詳細な構成等は省略した
が、これらは従来の技術により実現可能であろう。また
、制御フリップフロップ１１による処理の中断等の制御
もプロセッサの構成に応じて適切になされることは可能
であり、プロセッサがパイプライン制御を導入している
場合にはそれに対応して命令の中断、再開の制御が順序
制御機構によりなされるであろう。
以上、本実施例の説明により明らかなように、デバッグ
／トレースのために特にファームウェアを変更すること
なく、外部から指定する任意の命令の実行を事象発生と
して通知することが可能となるとともに、プロセッサの
処理速度を低下させることなく事象の検出を行なうこと
が可能となる。
／トレースのために特にファームウェアを変更すること
なく、外部から指定する任意の命令の実行を事象発生と
して通知することが可能となるとともに、プロセッサの
処理速度を低下させることなく事象の検出を行なうこと
が可能となる。
の情報処理装置のブロック図である。
１・・・テーブルメモリ、２・・・書込み信号端子、３
・・・事象アドレス端子、４・・・書込みデータ端子、
５・・・命令レジスタ、６・・・タイミング信号、７・
・・事象アドレス端子、８・・・事象検出端子、９・・
・モードフリップフロップ、１０・・・モード設定信号
端子、１１・・・制御フリップフロップ、１２・・・再
開信号端子、Ｘブ図
・・・事象アドレス端子、４・・・書込みデータ端子、
５・・・命令レジスタ、６・・・タイミング信号、７・
・・事象アドレス端子、８・・・事象検出端子、９・・
・モードフリップフロップ、１０・・・モード設定信号
端子、１１・・・制御フリップフロップ、１２・・・再
開信号端子、Ｘブ図
Claims (3)
- （１）命令コードに対応したエントリを持ち、外部から
命令コードを印加することにより対応するエントリをセ
ット、リセットすることが可能な事象制御テーブルと、
命令レジスタの命令コード部の値により前記事象制御テ
ーブルを検索し対応するエントリで指定があった場合に
は事象発生としてこれをプロセッサ外部に通知する手段
とを有することを特徴とする情報処理装置。 - （２）命令コードに対応したエントリを持ち、外部から
命令コードを印加することにより対応するエントリをセ
ット、リセットすることが可能な事象制御テーブルと、
命令レジスタの命令コード部の値により前記事象制御テ
ーブルを検索し対応するエントリで指定があった場合に
は事象発生としてこれをプロセッサ外部に通知する手段
と、事象発生時にその原因となった命令コードを事象発
生とともに外部に通知する手段とを有することを特徴と
する情報処理装置。 - （３）命令コードに対応したエントリを持ち、外部から
命令コードを印加することにより対応するエントリをセ
ット、リセットすることが可能な事象制御テーブルと、
命令レジスタの命令コード部の値により前記事象制御テ
ーブルを検索し対応するエントリで指定があった場合に
は事象発生としてこれをプロセッサ外部に通知する手段
と、事象発生時にその原因となった命令コードを事象発
生とともに外部に通知する手段と、指定された命令実行
の事象の発生に際して行なうべき動作を保持し前記動作
の外部からの設定が可能なプロセッサのモードを保持す
る手段、前記事象の発生に際して前記プロセッサのモー
ドが中断を指定していた場合には命令の実行を中断する
ための制御手段、および外部からの指令により前記中断
された命令実行を再開するための制御手段とを備えるこ
とを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271317A JPS63124145A (ja) | 1986-11-13 | 1986-11-13 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61271317A JPS63124145A (ja) | 1986-11-13 | 1986-11-13 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63124145A true JPS63124145A (ja) | 1988-05-27 |
Family
ID=17498363
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61271317A Pending JPS63124145A (ja) | 1986-11-13 | 1986-11-13 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63124145A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665821B1 (en) | 1998-03-31 | 2003-12-16 | Seiko Epson Corporation | Microcomputer, electronic equipment, and debugging system |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947658A (ja) * | 1982-09-13 | 1984-03-17 | Fujitsu Ltd | デ−タ処理装置の診断方式 |
| JPS5987562A (ja) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | デバツグ装置 |
| JPS59178542A (ja) * | 1983-03-30 | 1984-10-09 | Fujitsu Ltd | 情報処理装置 |
| JPS59202547A (ja) * | 1983-05-02 | 1984-11-16 | Omron Tateisi Electronics Co | デバツグ装置 |
-
1986
- 1986-11-13 JP JP61271317A patent/JPS63124145A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5947658A (ja) * | 1982-09-13 | 1984-03-17 | Fujitsu Ltd | デ−タ処理装置の診断方式 |
| JPS5987562A (ja) * | 1982-11-11 | 1984-05-21 | Mitsubishi Electric Corp | デバツグ装置 |
| JPS59178542A (ja) * | 1983-03-30 | 1984-10-09 | Fujitsu Ltd | 情報処理装置 |
| JPS59202547A (ja) * | 1983-05-02 | 1984-11-16 | Omron Tateisi Electronics Co | デバツグ装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6665821B1 (en) | 1998-03-31 | 2003-12-16 | Seiko Epson Corporation | Microcomputer, electronic equipment, and debugging system |
| WO2004075058A1 (ja) * | 1998-03-31 | 2004-09-02 | Makoto Kudo | マイクロコンピュータ、電子機器及びデバッグシステム |
| US6922795B2 (en) | 1998-03-31 | 2005-07-26 | Seiko Epson Corporation | Microcomputer, electronic equipment, and debugging system |
| US7065678B2 (en) | 1998-03-31 | 2006-06-20 | Seiko Epson Corporation | Microcomputer, electronic equipment, and debugging system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960705271A (ko) | 데이타 처리 명령의 실행(execution of data processing instructions) | |
| JPS63124145A (ja) | 情報処理装置 | |
| JPS63124144A (ja) | 情報処理装置 | |
| SU1304026A1 (ru) | Устройство прерывани | |
| JP2775830B2 (ja) | 命令頻度測定方式 | |
| JPS6249454A (ja) | マイクロプログラムのデバツグ支援回路 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPS63196952A (ja) | 情報処理装置 | |
| JPH04182839A (ja) | マイクロプログラムのデバッグ方式 | |
| JPS628236A (ja) | 動作履歴記憶装置 | |
| JPS62130436A (ja) | トレ−ス制御装置 | |
| JPH04255037A (ja) | プログラム制御回路 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JPS63163533A (ja) | マイクロコンピユ−タ | |
| JPH01137339A (ja) | マイクロプロセッサ | |
| JPH01243141A (ja) | 情報処理装置 | |
| JPS63124143A (ja) | 情報処理装置 | |
| JPS62266628A (ja) | 命令実行停止装置 | |
| JPH0250740A (ja) | アドレストレーサ | |
| JPS5935257A (ja) | 状態履歴記憶装置 | |
| JPS60225941A (ja) | マイクロプログラム制御装置 | |
| JPS6113609B2 (ja) | ||
| JPH0520130A (ja) | フアームウエア診断装置 | |
| JPH02249040A (ja) | 情報履歴記憶回路 | |
| JPS61141046A (ja) | デバツグ割込み制御方式 |