JPH01241212A - フリップフロップ回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はフリップフロップ回路、特に、多入力のリセッ
ト・セット型のフリップフロ１７回路に関する。

〔従来の技術〕

従来の多入力のリセット・セット型のフリップフロップ
回路く以下Ｒ９Ｆ／Ｆ回路という）は入力信号をセット
する２人力ＮＡＮＤ回路と、リセットを行なう複数人カ
分の人力数を有する複数人力ＮＡＮＤ回路とを含んで構
成される。

次に従来のフリップフロップ回路について図面を参照し
て詳細に説明する。

第３図は従来のフリップフロップ回路の一例を示す回路
図、第４図は第３図に示す５入力フリッグフロップＵｇ
Ｊｌｉ１８の動作を示すタイムチャートである。

第３図に示す５人カフリップフロップ回路は、入力端子
Ａ、Ｂ、Ｃ，Ｄ、Ｅの５人力に対しセット側が接続され
た２人力ＮＡＮＤ［８１，３゜５．７．９と、リセット
側５入力ＮＡＮＤ回路との組合せで構成され、２人力Ｎ
ＡＮＤ回路１゜３．５，７．９の各々の出力は出力端子
Ｆ、Ｇ。

Ｈ，Ｉ、Ｊに接続されている。

〔亮明が解決しようとする課題〕

上述した従来のフリップフロップ回路は、５人力のＲ３
Ｆ／Ｆ回路の例であるが、リセット側のＮＡＮＤ回路の
入力数は５人力分が必用であり、さらに多くの入力をも
つＲ３Ｆ／Ｆ回路を実現させようとすると、リセット側
ＮＡＮＤ回路の入力数はその人力分だけ必要となり、配
線数および接続点もその分だけ増えるので、実現性が乏
しくなるという欠点があった。

本発明の目的はリセットラインを共通化し、ＮＡＮＤ回
路の入力端子数の減少、配線数および接点数を減少でき
る多入力のＲ８Ｆ／Ｆ回路を得ることにある。

〔課題を解決するための手段〕

本発明のフリップフロップ回路は、複数の入力を有する
リセットセット・フリップフロ７１回路において、各ブ
ロックのリセットセット・フリップフロップ回路のリセ
ット端子を共通にして各ブロックのリセットセット・フ
リップフロップ回路のセット端子とリセット端子との間
にダイオードを接続し、各ブロックのリセットセット・
フリップフロップ回路の各１３−１−・・・ｋ端子の閾
値電圧を前記ダイオードにより等価的に変え、リセット
・セットを行なえるよう１こして構成される。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示す５人力Ｒ３Ｆ／Ｆ回路
の回路図である。

第１図に示すフリップフロップ回路は、２人力ＮＡＮＤ
回路Ｇ１〜ＧＩＯの組合せにより、５個のＲ，ＳＦ／Ｆ
回路を構成している。

Ｒ’Ｓ　Ｆ　／　Ｆ回路のリセット端子は共通接続され
、回路の最高電位Ｖｄｄに抵抗Ｒを介し接続されている
。各Ｒ３Ｆ／Ｆ回路のセット端子は、各々のダイオード
Ｄａ−Ｄｅを介し共通に接続されたリセット端子に接続
されている。

入力端子Ａｉ〜Ｅｉは各々５個のＲ８Ｆ／Ｆ回路のセッ
ト端子を入力端子とし、２人力ＮＡＮＤ回路Ｇｌ、Ｇ３
．Ｇ５．Ｇ７．Ｇ９の各々の出力を出力端子Ａｏ、Ｂｏ
、Ｃｏ、Ｄｏ、Ｅｏへ接続する構成となっている。

第２図（ａ）、（ｂ）は第１図に示すＲＳＦ／Ｆ回路の
動作とその詳細を説明するタイムチャートである。

第２図（ａ）において、入力信号ａ、〜ｅ１は入力端子
Ａｔ−Ｅｉに入る波形、出力信号ａ０〜ｅ、は出力端子
ＡＯ〜Ｅｏの波形である。

第２図（ｂ）は、ダイオードＤａ〜Ｄｅの作用を示し、
Ｔｌ、Ｔ２は閾値の差によりＮＡＮＤゲートが反転する
までのタイミングの差を表わしている。Ｔ１はセット時
間、Ｔ２はリセット時間となる。

Ｔ１とＴ２とに差を持たせることにより、入力端子Ａｔ
に第２図（ａ）のような波形が入力されたとすると、ま
ず２人力ＮＡＮＤ回路Ｇ１の０２で構成されたＲ３Ｆ／
Ｆ回路は、セット側の閾値を越えた所で出力が反転し、
Ｒ３Ｆ／Ｆ回路としてはセットされる。

続いてリセット側聞値を通過し、出力は反転しようとす
るが、セット側の入力が入ったままであるため、出力信
号Ａｏは変化しない。

次に、リセット側の閾値を通過し、続いてセット側の閾
値を通過するが、リセット側入力がセット側より先に入
っているため、このＲ，ＳＦ／Ｆ回路はセットされたま
まとなり、出力信号Ａｏはそのままとなる。

入力信号す、により、２人力ＮＡＮＤ回路Ｇ３と０４に
より構成されたＲ３Ｆ／Ｆ回路は、セット側の閾値通過
により出力信号ｂ０が反転され、続いてリセット側の閾
値を通過するが、前述のように出力信号ｂ０は変化しな
い。

ただし、リセット端子は共通接続されているため、入力
信号ａ、によりセットされた２人力ＮＡＮＤ回路Ｇｌ、
Ｇ２で構成されたＲ３Ｆ／Ｆ回路はリセッ１〜され、出
力信号ａ。は反転さｎて元の状態になる。

入力信号ＣＩ　、ｄ＋　、ｅ＋が第２図（ａ）のように
入力されると、前述のごとく順次セット、すセットを行
なってゆき、第３図に示す従来回路と同様な動作となる
。

〔発明の効果〕

本発明のフリップフロップ回路は、多入力のｒｔＳ　Ｆ
　／’　Ｆ回路を構成するにあたり、複数のＲ３Ｆ／′
Ｆ回路のリセット端子を共通にし、各ＲＳ　Ｆ　／Ｆ回
路のセット端子と共通に接続されたリセット端子の間に
ダイオードを接続し、このダイオードにより各Ｒ３Ｆ／
Ｆ回路の閾値を等価的に変えることにより、回路構成の
簡略化および入力増加の容易性を計ることができるとい
う効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路図、第２［；（（
ａ）、（ｂ）は第１図の動作を示すタイムチャート、第
３図は従来の一例を示す回路図、第４図は第１図の動作
を示ずタイムチャー１〜である。 ］・・・・・・２人力入力Ａ　Ｎ　Ｄ回路、２・・・・
・・５人力ＮＡＮＤ回路、 ０１〜Ｇ　１０−＝−２人力ＮＡＮＤ回路、Ｄａ〜Ｄｅ
・・・・・・ダイオード、Ｒ・・・・・・抵抗。 代理人　弁理士　　内　原　　晋 第１図 ）ｆＪ’１図

Claims (1)

【特許請求の範囲】
1. 複数の入力を有するリセットセット・フリップフロップ
   回路において、各ブロックのリセットセット・フリップ
   フロップ回路のリセット端子を共通にして各ブロックの
   リセットセット・フリップフロップ回路のセット端子と
   リセット端子との間にダイオードを接続し、各ブロック
   のリセットセット・フリップフロップ回路の各リセット
   端子の閾値電圧を前記ダイオードにより等価的に変え、
   リセット・セットを行なえるようにしたことを特徴とす
   るフリップフロップ回路。