JPH01241652A - メモリのチェック装置 - Google Patents

メモリのチェック装置

Info

Publication number
JPH01241652A
JPH01241652A JP63068209A JP6820988A JPH01241652A JP H01241652 A JPH01241652 A JP H01241652A JP 63068209 A JP63068209 A JP 63068209A JP 6820988 A JP6820988 A JP 6820988A JP H01241652 A JPH01241652 A JP H01241652A
Authority
JP
Japan
Prior art keywords
data
ram
check
check data
checked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63068209A
Other languages
English (en)
Inventor
Wataru Matsumoto
渉 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP63068209A priority Critical patent/JPH01241652A/ja
Publication of JPH01241652A publication Critical patent/JPH01241652A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はメモリのチェック装置に関し、特にコンピュー
タシステム稼働中にRAMを周期的にチェックするのに
好適なチェック装置に関する。
〈従来の技術〉 通常のRAM (ランダムアクセスメモリ)チェックと
しては、予め用意した複数種のチェック用データをRA
Mに書込み、これを読出して正確に書込まれているか否
かのチェックを処理時間に応じて1回または複数回行う
ことによってチェックしている。
このようなチェック方式では、RAM内に記憶させであ
るデータをチェック用データに書換えることからメモリ
内容を一旦消去することになるので、メモリ内容を消去
しても差し支えないシステム稼働前の電源投入時のRA
Mチェック用としてはよいが、例えば24時間稼働シス
テムのように稼働中にメモリの周期的なチェックを必要
とするような場合には、メモリ内容をチェック用データ
に書換えると支障が生じる虞れがありシステムダウンの
要因になる。
そこで、従来このようなシステム稼働中の周期的なRA
Mチェック方式としては、消去したくない重要なデータ
を一旦レジスタに移し、前記デー夕を収納していたアド
レスに対して簡単なチェック用データの書込み、読出し
チェックを行い、チェック後データを元のアドレスに戻
すようにしていた。
〈発明が解決しようとする課題〉 しかしながら、かかる従来のチェック方式では、チェッ
ク用データの書込み操作を必要とするため、例えば定数
メモリのようにハード的にライトプロテクションがかけ
られたRAMに対してはチェックが行えない。また、レ
ジスタの数が少なく1番地毎のバイト単位でしかチェッ
クが行えないため、アドレスラインに短絡故障等があっ
ても検出することができない等の問題があった。
本発明は上記の事情に鑑みてなされたもので、システム
稼働中に周期的なRAMチェックが支障なく行えると共
に、ライトプロテクションがかけられたRAMのチェッ
クも可能なチェック精度の高いメモリのチェック装置を
提供することを目的とする。
〈課題を解決するための手段〉 このため本発明は、第1図に示すように、RAM内に書
込まれているデータをシステム初期化時に続出し当該デ
ータに基づいてチェック用データを設定するチェック用
データ設定手段と、該チェック用データ設定手段で設定
されたチェック用データを前記RAM内の所定エリアに
書込む書込み手段と、チェック用データも含めたRAM
内の全データを読出しこれら全データに基づいてRAM
の正常・異常を判定する判定手段とを備えて構成した。
〈作用〉 上記の構成において、RAM内にチェック用データを収
納するエリアを設けておき、システムの初期化時に、R
AM内の記憶データに基づいてチェック用データを設定
すると共に設定したチェック用データを前記所定のエリ
アに収納しておく。
そして、RAMチェック時には、チェック用データも含
めたRAM内の全データを読出し、これら全データに基
づいてRAMが正常か否かのチェックを行うようにする
。
〈実施例〉 以下、本発明の一実施例を図面に基づいて説明する。
第2図は本発明の一実施例のハードウェア構成を示す図
である。
図において、lはCPU、2はハード的なライトプロテ
クションがかけられたRAM、3は入出力インターフェ
ース、4はデータ入力用のキーボード、5はRAM2の
ライトプロテクションを解除するための例えば解除ボタ
ンである。
前記CPUIは、RAM2内に書込まれているデータを
システム初期化時に読出しラインBを介して読出し当該
データに基づいてチェック用データを設定すると共に、
設定したチェック用データを書込みラインAを介してR
AM2内の所定エリア、例えば第3図に示すようにRA
M2の最終アドレス(1024バイトのRAMであれば
アドレス1023)に書込む、そして、システム稼働中
は周期的(例えば2分毎)にチェック用データも含めた
RAM2内の全データを読出しこれら全データに基づい
てRAMの正常・異常をチェックしている。
従って、CPUIがチェック用データ設定手段、書込み
手段及び判定手段に相当する。
尚、CPUIからRAM2にデータを書込むための前記
書込みラインAには、人間が解除ボタン5を押したとき
にCPUIとRAM2とが接続するライト、プロテクシ
ョン機構を設けてあり、RAM2内には、通常のシステ
ム稼働中は解除ボタン5を押さない限りデータの書込み
ができないようになっている。
次に第4図〜第6図のフローチャートに基づいて本実施
例のRAMチェック動作を説明する。
第4図は電源投入によりシステム初期化時において行う
チェック用データ設定のフローチャートである。
まず、ステップ(図中、Sで示し以下同様とする)1で
は、RAM2のアドレス0〜1022までの全てのデー
タを読出しラインBを介して読出し、これらの排他的論
理和E0を演算する。
ステップ2では、前記E、をチェック用データE、に置
換える。
ステップ3では、チェック用データE1を書込みライン
Aを介してRAM2のチェック用データ収納用のアドレ
ス1023に収納する。尚、この際には、解除ボタン5
によってライトプロテクションを解除し書込みラインA
を接続状態にしておく。
このようにして、RAM2内に記憶させたシステム稼働
に必要なデータに基づきチェック用データを設定してR
AM2内に収納させておき、解除ボタン5を解除してR
AM2を書込み禁止状態としてシステムを稼働させる。
システム稼働中は、第5図のフローチャートに従ってR
AM2のチェックを周期的(例えば2分毎)に行う。
ステップ11では、アドレス1023に収納されている
チェック用データE、も含めてRAM2内の全データを
読出しこれらの排他的論理和E2を演算する。
ステップ12では前記E2がOか否かを判定する。
ここで、RAM2内のデータに何ら変化が無ければチェ
ック用データE1とその他のデータの排他的論理和E0
との関係はE、=E、であるため、両者の排他的論理和
E2は0となる。一方、RAM2内のデータに変化があ
ればE1≠E0となるので両者の排他的論理和E2は0
以外となる。従って、ステップ12でE2=0であれば
(YES)、ステップ13に進み正常判定を行う。また
、E2≠0であれば(No)、ステップ14に進み異常
判定を行い、例えばエラー表示等を行いRAM2に異常
が発生したことを知らせる。
このようにすれば、RAM2のチェック時に読出し動作
だけでよく、ハード的にライトプロテクションのかけら
れたRAMに対してもチェックすることが可能となる。
また、アドレスラインに短絡故障が発生した場合は、短
絡したアドレス同士のデータが同じでない限りEoが変
化するため、E2=0とならず異常を検出することがで
き従来よりも異常検出精度が向上する。
ところで、チェック用データの設定に関して、キーボー
ド5から入力するデータが多量のときは前述の第4図の
フローチャートのようにして行うが、入力するデータが
少量のときは、処理時間の短縮を図るため第6図のフロ
ーチャートで示すようにするとよい。
例えば、アドレス100に1バイトデータを書込む場合
について説明する。
ステップ21では、既にアドレス100に書込まれてい
る旧データを読出し、これをXとする。
ステップ22では、アドレス1023に書込んである旧
チェック用データを読出し、これをPとする。
ステップ23では、アドレス100に新たな新データY
を書込む。
ステップ24では、上記3つのデータ値X、P。
Yの排他的論理和を演算する。
ステップ25では、上記演算値をチェック用データE、
としてアドレス1023に収納する。
〈発明の効果〉 以上説明したように本発明によれば、RAMチェック時
にはデータの書込み動作をしなくてよいので、システム
稼働時でもライトプロテクションがかけられたRAMの
チェックを可能にできる。
また、アドレスラインの異常も検出できるので、RAM
のチェック精度を向上できる。
【図面の簡単な説明】
第1図は本発明の詳細な説明するブロック図、第2図は
本発明の一実施例を示すハードウェア構成図、第3図は
同上実施例のRAMの構成を示す図、第4図〜第6図は
同上実施例のフローチャートを示す。 1・・・CPU   2・・・RAM   A・・・書
込みライン  B・・・読出しライン

Claims (1)

    【特許請求の範囲】
  1. システム稼働中にRAMのチェックを行うチェック装置
    において、RAM内に書込まれているデータをシステム
    初期化時に読出し当該データに基づいてチェック用デー
    タを設定するチェック用データ設定手段と、該チェック
    用データ設定手段で設定されたチェック用データを前記
    RAM内の所定エリアに書込む書込み手段と、チェック
    用データも含めたRAM内の全データを読出しこれら全
    データに基づいてRAMの正常・異常を判定する判定手
    段とを備えて構成したことを特徴とするメモリのチェッ
    ク装置。
JP63068209A 1988-03-24 1988-03-24 メモリのチェック装置 Pending JPH01241652A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63068209A JPH01241652A (ja) 1988-03-24 1988-03-24 メモリのチェック装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63068209A JPH01241652A (ja) 1988-03-24 1988-03-24 メモリのチェック装置

Publications (1)

Publication Number Publication Date
JPH01241652A true JPH01241652A (ja) 1989-09-26

Family

ID=13367179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63068209A Pending JPH01241652A (ja) 1988-03-24 1988-03-24 メモリのチェック装置

Country Status (1)

Country Link
JP (1) JPH01241652A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175199A (ja) * 1982-04-07 1983-10-14 Fujitsu Ltd メモリチエツク方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58175199A (ja) * 1982-04-07 1983-10-14 Fujitsu Ltd メモリチエツク方式

Similar Documents

Publication Publication Date Title
JPH07271403A (ja) 非運用系メモリ更新方式
JPS5812200A (ja) メモリ検査方法
JPS60181947A (ja) メモリ診断方式
JPS60122426A (ja) 書込みデ−タチエック方式
JPH0690683B2 (ja) マルチプロセッサシステムの障害処理方式
JPS63305444A (ja) 記憶装置
JPH0480860A (ja) プログラムロード方式
JPS60233743A (ja) 計算機システムの異常検出回路
JPS59231796A (ja) マイクロコンピュ−タの記憶装置
JPH01282658A (ja) 共通バス誤り検出方式
JPS58141500A (ja) メモリ管理保護方式
JPS62286142A (ja) 揮発性メモリの記憶内容破壊検出方法
JPH01111239A (ja) エラー表示方式
JPS6188359A (ja) ワンチツプマイクロコンピユ−タ
JPS62166449A (ja) 論理装置の履歴記憶装置
JPH01163860A (ja) 入出力制御装置
JPH02284248A (ja) メモリ内容チェック方法
JPH03211619A (ja) データ処理装置
JPH0341538A (ja) 主記憶装置
JPH04364552A (ja) パリティ監視回路付きメモリ回路
JPS62209633A (ja) デ−タバスラインの異常検出方式
JPH02226422A (ja) 情報処理装置
JPH0452742A (ja) 記憶装置異常検出回路
JPS62293582A (ja) メモリ装置
JPH0325646A (ja) パリティエラー判別方式