JPH01241815A - 半導体装置のチップ識別方法 - Google Patents
半導体装置のチップ識別方法Info
- Publication number
- JPH01241815A JPH01241815A JP63069984A JP6998488A JPH01241815A JP H01241815 A JPH01241815 A JP H01241815A JP 63069984 A JP63069984 A JP 63069984A JP 6998488 A JP6998488 A JP 6998488A JP H01241815 A JPH01241815 A JP H01241815A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- wafer
- discrimination
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/603—Formed on wafers or substrates before dicing and remaining on chips after dicing
Landscapes
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
半導体装置の製造管理に利用できる。
［従来の技術］
従来、半導体装置は、その製造工程において、ウェハー
工程を終了したウェハーは、既存の方法によりチップダ
イシングされ、パッケージング工程を経て半導体装置と
して完成する。
工程を終了したウェハーは、既存の方法によりチップダ
イシングされ、パッケージング工程を経て半導体装置と
して完成する。
［発明が解決しようとする課題１
しかしながら、いったんチップダイシングされると、該
チップの元のウェハー及びウェハー内位置を完全に追跡
することは困難である。本発明はかかる不具合点を解決
すべく、チップダイシング後でも、該チップの履歴を容
易に認識できることを目的としている。
チップの元のウェハー及びウェハー内位置を完全に追跡
することは困難である。本発明はかかる不具合点を解決
すべく、チップダイシング後でも、該チップの履歴を容
易に認識できることを目的としている。
［課題を解決するための手段］
本発明は、半導体装置工程のウェハー工程−っまりチッ
プダイシング前の製造工程−において既存のフォトエツ
チング法あるいはレーザー処理法により、半導体装置毎
に固有の記号を付加することにより、チップダイシング
以後の該チップが識別できるものとする。
プダイシング前の製造工程−において既存のフォトエツ
チング法あるいはレーザー処理法により、半導体装置毎
に固有の記号を付加することにより、チップダイシング
以後の該チップが識別できるものとする。
［実 施 例］
実施例１は、半導体基板ウェハーに既存の方法にて、成
膜、フォトエツチング、不純物拡散を繰り返して半導体
素子を形成する。次に、既存の方法にて電極配線を行な
い、その後保護膜を付け、フォトエツチングにより、電
極端子（ｐａｄ）を形成する。該電極端子を形成するフ
ォトエツチングのフォト工程において、半導体チップ内
の半導体素子以外の領域に、固有記号を該半導体装置の
素子領域のパターンと同時、あるいは素子領域を露光し
た後露光し、現像後エツチングを行なう。
膜、フォトエツチング、不純物拡散を繰り返して半導体
素子を形成する。次に、既存の方法にて電極配線を行な
い、その後保護膜を付け、フォトエツチングにより、電
極端子（ｐａｄ）を形成する。該電極端子を形成するフ
ォトエツチングのフォト工程において、半導体チップ内
の半導体素子以外の領域に、固有記号を該半導体装置の
素子領域のパターンと同時、あるいは素子領域を露光し
た後露光し、現像後エツチングを行なう。
また実施例２は、既存の方法にて半導体基板ウェハーに
半導体装置を形成する。該形成工程途中あるいは形成後
、パワーレーザーにて半導体装置のチップ毎、半導体素
子以外の領域に、固有記号を付ける。
半導体装置を形成する。該形成工程途中あるいは形成後
、パワーレーザーにて半導体装置のチップ毎、半導体素
子以外の領域に、固有記号を付ける。
［発明の効果］
本発明を適用した場合、チップダイシング後のチップの
追跡が確実に出来る。そのため、パッケージング後の信
頼性試験結果の解析等で、ウェハー工程における要因−
たとえばウェハー内の位置。ロット中のウェハー−を、
容易かつ正確に知ることができる。
追跡が確実に出来る。そのため、パッケージング後の信
頼性試験結果の解析等で、ウェハー工程における要因−
たとえばウェハー内の位置。ロット中のウェハー−を、
容易かつ正確に知ることができる。
第１図は、本発明を適用したウェハーを示す概略図。１
は、半導体基板ウェハー、２は、半導体装置のチップ、
３は、チップに付けた固有記号、固有記号２１から１２
７は省略しである。 以上 出願人 セイコーエプソン株式会社
は、半導体基板ウェハー、２は、半導体装置のチップ、
３は、チップに付けた固有記号、固有記号２１から１２
７は省略しである。 以上 出願人 セイコーエプソン株式会社
Claims (1)
- 半導体装置を構成する半導体基板に、半導体装置毎固
有の記号を付けることを特徴とする半導体装置のチップ
識別方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069984A JPH01241815A (ja) | 1988-03-24 | 1988-03-24 | 半導体装置のチップ識別方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63069984A JPH01241815A (ja) | 1988-03-24 | 1988-03-24 | 半導体装置のチップ識別方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241815A true JPH01241815A (ja) | 1989-09-26 |
Family
ID=13418440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63069984A Pending JPH01241815A (ja) | 1988-03-24 | 1988-03-24 | 半導体装置のチップ識別方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241815A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999047254A1 (en) * | 1998-03-13 | 1999-09-23 | Central Research Laboratories Limited | Apparatus for, and method of, manufacturing a plurality of uniquely labelled articles |
-
1988
- 1988-03-24 JP JP63069984A patent/JPH01241815A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999047254A1 (en) * | 1998-03-13 | 1999-09-23 | Central Research Laboratories Limited | Apparatus for, and method of, manufacturing a plurality of uniquely labelled articles |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4359576B2 (ja) | 第２の基板上に第１の基板のチップを配置する方法 | |
| KR20100017103A (ko) | 싱귤레이팅된 다이의 테스트를 위한 방법 및 장치 | |
| JP2000164620A (ja) | 半導体集積回路装置及び半導体集積回路装置の組立方法 | |
| JPH02211648A (ja) | 半導体装置 | |
| JPH01241815A (ja) | 半導体装置のチップ識別方法 | |
| JPS62261139A (ja) | 半導体装置 | |
| US6239481B1 (en) | Device for removing a flip chip die from packaging | |
| JPH01198051A (ja) | 半導体集積回路 | |
| KR100641471B1 (ko) | 반도체 소자의 입력 ｉｃ 구조 | |
| JPH02116145A (ja) | 半導体装置の製造方法 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPH02184063A (ja) | 半導体装置及びその製造方法 | |
| JP2003188197A (ja) | 半導体装置及びその製造方法 | |
| US6448662B1 (en) | Arrangement for accessing region of a flip chip die | |
| JP2772086B2 (ja) | 半導体テスト装置 | |
| JPS61237428A (ja) | 半導体装置の製造方法 | |
| US6368188B1 (en) | Alternate method and device for analysis of flip chip electrical connections | |
| KR20030070552A (ko) | 부품들의 어레이를 처리하기 위한 방법 및 장치 | |
| JPH04106959A (ja) | 多面付チップキャリア基板のプッシュバック工法 | |
| JPS62221126A (ja) | 半導体装置の試験方法及びその実施用ウエハ | |
| JPS62142312A (ja) | 半導体装置の製造方法 | |
| JPH01218035A (ja) | 半導体装置の検査方法 | |
| JPS5966112A (ja) | 半導体チツプ | |
| JPS63229382A (ja) | 樹脂封止型半導体装置の評価方法 | |
| JPH04373131A (ja) | 高密度実装用ｉｃペレット |