JPH01244627A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH01244627A JPH01244627A JP63072473A JP7247388A JPH01244627A JP H01244627 A JPH01244627 A JP H01244627A JP 63072473 A JP63072473 A JP 63072473A JP 7247388 A JP7247388 A JP 7247388A JP H01244627 A JPH01244627 A JP H01244627A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- semiconductor chip
- adhesives
- onto
- projecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＩｃチップに代表される電気マイクロ回路素子
を基板上の端子電極群と接続する半導体装置の実装方法
に関するものである。
を基板上の端子電極群と接続する半導体装置の実装方法
に関するものである。
従来の技術
従来、電気マイクロ回路の接点領域と回路基板上の導体
端子部との接続には半田付がよく利用されていた。最近
では電卓、電子時計あるいは液晶デイスプレィ等にあっ
ては裸のＩＣチップをガラス基板上の電橋に直付けして
接続端子の増加に対応し、実装面積の効率的使用を図ろ
うとする動きがある。
端子部との接続には半田付がよく利用されていた。最近
では電卓、電子時計あるいは液晶デイスプレィ等にあっ
ては裸のＩＣチップをガラス基板上の電橋に直付けして
接続端子の増加に対応し、実装面積の効率的使用を図ろ
うとする動きがある。
裸のＩＣチップを半田付けに代わり有効かつ、微細な電
気的接続を得る方法として例えば半導体チップの入出力
電極上に公知のメツキ技術や特願昭６１−１２８６５３
号に示されているように金属ワイヤを用い前記の入出力
電極上に電気的接続接点を構成し、電気的接続接点と回
路基板上の導体端子部との間に導電性接着剤を設けて接
合することにより電気的接続を得ようとする方法が提案
されている。
気的接続を得る方法として例えば半導体チップの入出力
電極上に公知のメツキ技術や特願昭６１−１２８６５３
号に示されているように金属ワイヤを用い前記の入出力
電極上に電気的接続接点を構成し、電気的接続接点と回
路基板上の導体端子部との間に導電性接着剤を設けて接
合することにより電気的接続を得ようとする方法が提案
されている。
発明が解決しようとする課題
しかしながら上記のような構成では半導体チップの固着
は、突起状バンプを介して導電性接着剤で行なわれてい
るので接着面積が小さいことから接着力が取れず熱応力
等が生じた場合に接ｖｔ抵抗値がばらついたり信鎖性評
価上での変動が大きいこと等の構造的な問題を有してい
た。
は、突起状バンプを介して導電性接着剤で行なわれてい
るので接着面積が小さいことから接着力が取れず熱応力
等が生じた場合に接ｖｔ抵抗値がばらついたり信鎖性評
価上での変動が大きいこと等の構造的な問題を有してい
た。
本発明は上記の問題点に鑑みてなされたものであり、そ
の目的とする所は、微細で密に構成されている半導体チ
ップ上に構成された突起状バンプと回路基板上の導体端
子部を安定かつ信頼性よく接続しようとするものである
。
の目的とする所は、微細で密に構成されている半導体チ
ップ上に構成された突起状バンプと回路基板上の導体端
子部を安定かつ信頼性よく接続しようとするものである
。
課題を解決するための手段
上記課題を解決するために本発明の半導体装置の実装方
法は、回路基板上に形成された導体端子部にフェイスダ
ウンによって半導体チップがその突起状バンプを介して
接続されており、さらに回路基板と半導体チップとの間
に絶縁性接着剤を用いた補強層を設けて、半導体チップ
を回路基板に固着することを特徴とするものである。
法は、回路基板上に形成された導体端子部にフェイスダ
ウンによって半導体チップがその突起状バンプを介して
接続されており、さらに回路基板と半導体チップとの間
に絶縁性接着剤を用いた補強層を設けて、半導体チップ
を回路基板に固着することを特徴とするものである。
作用
この方法によれば、半導体チップと回路基板とは絶縁性
接着剤により安定して固着されるので、熱的機械的スト
レスに対して安定なものとなり、微小で密に形成された
電極間の電気的接続が信頼性良く接合される。
接着剤により安定して固着されるので、熱的機械的スト
レスに対して安定なものとなり、微小で密に形成された
電極間の電気的接続が信頼性良く接合される。
実施例
以下本発明の一実施例である半導体装置の実装方法につ
いて図面を参照しながら説明する。
いて図面を参照しながら説明する。
第１図は本発明の一実施例による半導体装置のの構造を
示す断面図である。
示す断面図である。
第１図においてｌは半導体チップ、２は半導体チップの
能動領域、３は入出力電極パッド、４は突起状接続接点
、５は導電性接着剤、６は回路基板、７は導体端子部、
８は絶縁性接着剤である。
能動領域、３は入出力電極パッド、４は突起状接続接点
、５は導電性接着剤、６は回路基板、７は導体端子部、
８は絶縁性接着剤である。
以上のように構成された半導体装置の実装構造について
以下第１図を用いて詳細に説明する。
以下第１図を用いて詳細に説明する。
本発明の実施例では、半導体チップｌの入出力電極パッ
ド３には突起状接続接点４と導電性接着剤５が構成しで
ある。
ド３には突起状接続接点４と導電性接着剤５が構成しで
ある。
この前記突起状接続接点４は、公知のホトエツチング法
やメツキ技術やポールボンディング法により構成するこ
とができ材質としては金の他、ニッケル、ｗ４等を用い
ることができる。
やメツキ技術やポールボンディング法により構成するこ
とができ材質としては金の他、ニッケル、ｗ４等を用い
ることができる。
又前記突起状接続接点４に構成された導電性接着剤５は
前記突起状接続接点４の突出部にスタンピングによる転
写などや前記回路基板６の導体端子部７の上にマスク転
写する方法によって形成したもので、この時の構成とし
ては前記半導体チップ１側か、前記回路基板６側のどち
らか片方、あるいは、両方に予じめ形成しておき、その
後前記半導体チップｌと前記回路基板６を電極間の位置
合わせをして押圧接着することにより構成できる。
前記突起状接続接点４の突出部にスタンピングによる転
写などや前記回路基板６の導体端子部７の上にマスク転
写する方法によって形成したもので、この時の構成とし
ては前記半導体チップ１側か、前記回路基板６側のどち
らか片方、あるいは、両方に予じめ形成しておき、その
後前記半導体チップｌと前記回路基板６を電極間の位置
合わせをして押圧接着することにより構成できる。
又その材質としては、導電性フィラーとして銀粉の他、
導電性が得られるものであれば特に限定するものではな
く、前記導電性フィラーを混入するベース接着剤として
もエポキシ系のものの他に接着性を有するものであれば
使用することが可能である。
導電性が得られるものであれば特に限定するものではな
く、前記導電性フィラーを混入するベース接着剤として
もエポキシ系のものの他に接着性を有するものであれば
使用することが可能である。
次に本発明の実施例では、半導体チップ１と回路基板６
の間にはｍ縁性接着剤８が構成しである。
の間にはｍ縁性接着剤８が構成しである。
この前記絶縁性接着剤８は、部分的に構成するもので、
前記半導体チップ１の前記能動領域２の内側範囲内と対
向する前記回路基板６との間に限定される構成であるが
その構成形状は特に限定するものではない。
前記半導体チップ１の前記能動領域２の内側範囲内と対
向する前記回路基板６との間に限定される構成であるが
その構成形状は特に限定するものではない。
この前記絶縁性接着剤８はデイスペンサー等の定量吐出
器具を構成することが可能であり上記導電性接着剤５の
構成と同様の前記半導体チップ１と前記回路基板６の押
圧接着する方法により接着することができる。
器具を構成することが可能であり上記導電性接着剤５の
構成と同様の前記半導体チップ１と前記回路基板６の押
圧接着する方法により接着することができる。
又その材質としては、エポキシ系の接着剤の他に一般的
な絶縁性接着剤を用いることも可能であり、限定するも
のではないが接着力があって硬化時の収縮が少なく硬化
後の熱膨張係数の小さい可塑性質のあるものが望ましい
０以上のようにして半導体チップの突起状接続接点を介
して電気的に接続される実装において回路基板と半導体
チップの間に絶縁性を備えた接着剤による補強層を構成
する実装構造が得られる。
な絶縁性接着剤を用いることも可能であり、限定するも
のではないが接着力があって硬化時の収縮が少なく硬化
後の熱膨張係数の小さい可塑性質のあるものが望ましい
０以上のようにして半導体チップの突起状接続接点を介
して電気的に接続される実装において回路基板と半導体
チップの間に絶縁性を備えた接着剤による補強層を構成
する実装構造が得られる。
発明の詳細
な説明したように本発明の半導体装置の実装方法によれ
ば、半導体チップと回路基板との間に絶縁性接着剤によ
る補強部を備えることにより、半導体チップと回路基板
を電気的に接続する導電性接着剤による接合が実装時及
び実装後の熱的。
ば、半導体チップと回路基板との間に絶縁性接着剤によ
る補強部を備えることにより、半導体チップと回路基板
を電気的に接続する導電性接着剤による接合が実装時及
び実装後の熱的。
機械的な応力の発生に対して構造的な安定化が図れ接続
の信頼性を大幅に向上できる。このため微小で密な接続
が可能となり実用上極めて価値が高い。
の信頼性を大幅に向上できる。このため微小で密な接続
が可能となり実用上極めて価値が高い。
第１図は本発明の一実施例による半導体装置の実装構造
を示す断面図である。 １・・・・・・半導体チップ、２・・・・・・能動領域
、３・・・・・・入出力電極バンド、４・・・・・・突
起状接続接点、５・・・・・・導電性接着剤、６・・・
・・・回路基板、７・・・・・・導体端子部、８・・・
・・・絶縁性接着剤。 代理人の氏名 弁理士 中尾敏男 はか１名１− ＋置
体チップ ｆ’−−一龍勤碩域 ３− 入出力電極パッド ７−４体扇子部 ８−ＪＳ縁＋！Ｌ擾羞削 第１図
を示す断面図である。 １・・・・・・半導体チップ、２・・・・・・能動領域
、３・・・・・・入出力電極バンド、４・・・・・・突
起状接続接点、５・・・・・・導電性接着剤、６・・・
・・・回路基板、７・・・・・・導体端子部、８・・・
・・・絶縁性接着剤。 代理人の氏名 弁理士 中尾敏男 はか１名１− ＋置
体チップ ｆ’−−一龍勤碩域 ３− 入出力電極パッド ７−４体扇子部 ８−ＪＳ縁＋！Ｌ擾羞削 第１図
Claims (1)
- 回路基板上に形成された導体端子部にフェイスダウン
によって半導体チップがその突起状バンプを介して電気
的に接続されており、さらに前記回路基板と前記半導体
チップとの間に絶縁性接着剤を用いた補強層を設けて、
前記半導体チップを前記回路基板に固着することを特徴
とする半導体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63072473A JPH01244627A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63072473A JPH01244627A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01244627A true JPH01244627A (ja) | 1989-09-29 |
Family
ID=13490322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63072473A Pending JPH01244627A (ja) | 1988-03-25 | 1988-03-25 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01244627A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120131794A1 (en) * | 2002-04-11 | 2012-05-31 | Greenberg Robert J | Biocompatible Bonding Method and Electronics Package Suitable for Implantation |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281361A (ja) * | 1986-05-29 | 1987-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
-
1988
- 1988-03-25 JP JP63072473A patent/JPH01244627A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62281361A (ja) * | 1986-05-29 | 1987-12-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120131794A1 (en) * | 2002-04-11 | 2012-05-31 | Greenberg Robert J | Biocompatible Bonding Method and Electronics Package Suitable for Implantation |
| US9592396B2 (en) * | 2002-04-11 | 2017-03-14 | Second Sight Medical Products, Inc. | Biocompatible bonding method and electronics package suitable for implantation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| JPH09260552A (ja) | 半導体チップの実装構造 | |
| JPH0357618B2 (ja) | ||
| JPH0332914B2 (ja) | ||
| US6201707B1 (en) | Wiring substrate used for a resin-sealing type semiconductor device and a resin-sealing type semiconductor device structure using such a wiring substrate | |
| KR19990083550A (ko) | 수지밀봉형반도체장치및그제조방법,리드프레임 | |
| JP2000269369A (ja) | 半導体装置 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JPH03142847A (ja) | 半導体集積回路装置 | |
| US4067041A (en) | Semiconductor device package and method of making same | |
| JPH0750726B2 (ja) | 半導体チップの実装体 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JPS63122133A (ja) | 半導体チツプの電気的接続方法 | |
| JPH02185050A (ja) | 半導体装置の実装方法 | |
| JPH01244627A (ja) | 半導体装置の実装方法 | |
| US6291893B1 (en) | Power semiconductor device for “flip-chip” connections | |
| JPH0917910A (ja) | 半導体装置及びその製造方法、検査方法、実装基板 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH0340458A (ja) | 半導体装置およびその製造方法 | |
| JPH02185036A (ja) | 電気的接続接点 | |
| JP2000252320A (ja) | 半導体装置およびその製造方法 | |
| JP2001230345A (ja) | 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム | |
| JPH0695468B2 (ja) | 電気的接続接点の形成方法 | |
| JPS60138948A (ja) | 半導体装置用パツケ−ジ | |
| JP2652222B2 (ja) | 電子部品搭載用基板 |