JPS62281361A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62281361A
JPS62281361A JP61123932A JP12393286A JPS62281361A JP S62281361 A JPS62281361 A JP S62281361A JP 61123932 A JP61123932 A JP 61123932A JP 12393286 A JP12393286 A JP 12393286A JP S62281361 A JPS62281361 A JP S62281361A
Authority
JP
Japan
Prior art keywords
semiconductor element
wiring
electrode
adhesive
bonding agent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61123932A
Other languages
English (en)
Other versions
JPH0752741B2 (ja
Inventor
Hiroaki Fujimoto
博昭 藤本
Kenzo Hatada
畑田　賢造
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP61123932A priority Critical patent/JPH0752741B2/ja
Publication of JPS62281361A publication Critical patent/JPS62281361A/ja
Publication of JPH0752741B2 publication Critical patent/JPH0752741B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/856—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 産業上の利用分野 本発明は半導体装置とくに多端子、狭ピッチのＩＣ，Ｌ
ＳＩのパッケージング構造に関するものである。
従来の技術 従来の技術を第２図とともに説明する。まず、セラミッ
ク、ガラス、ガラスエポキシ等よりなる配線基板１の配
線２を有する面に、接着剤６を塗布する。配線２は、Ｃ
ｒ−Ａｕ、Ａｌ、Ｃｕ、ＩＴＯ等であり、接着剤６は、
熱硬化型又は、紫外線硬化型のエポキシ、シリコーン、
アクリル等の樹脂である。次に、半導体素子３の電極４
を導体配線２とを一致させ半導体素子３を加圧し配線基
板１に押し当てる。この時、配線２上の接着剤５は周囲
に押し出され、半導体素子３の電極４と配線２は電気的
に接触する。半導体素子３の電極４は、ＡＩ。
Ａｕ、Ｃｕ等であり、接着剤５が樹脂である為、膨張係
数は、接着剤６より半導体素子３の電極４のほうが小さ
い。次に、半導体素子３を加圧した状態で接着剤６を硬
化させ、その後加圧を解除し、半導体素子３を配線基板
に固着する。この時、半導体素子３の電極４と配線２は
接着剤５の接着力により電気的に接触した状態を保持す
ることができるものである。
、発明が解決しようとする問題点 以上の様に従来の技術では、半導体素子の電極を基板の
配線に直接接触させる方法である為、多端子、狭ピッチ
の半導体素子のパッケージングに有利な方法であるが、
接着剤６が樹脂である為、その膨張係数が半導体素子の
電極４のそれよりも大きい為、次に示す問題点がある。
（１）高温時に、樹脂の厚み方向での膨張が生じ、半導
体素子の電極と基板の導体配線との間にギャップが生じ
て導通不良となり、非常に耐熱性の低いものである。
問題点を解決するための手段 本発明では、上記問題点を解決する為に半導体素子の電
極の膨張係数よりも、半導体素子の固着に用いる絶縁性
接着剤の膨張係数を小さくした構成とするものである。
作　　用 半導体素子の電極よｐ、絶縁性接着剤の膨張係数？小さ
くすることにより、高温時において接着剤が膨張しても
それ以上に半導体素子の電極が膨張する為導通不良が生
じないものである。
実施例 本発明の一実施例を第１図と共に説明する。まず、第１
図ａに示す様に、セラミック、ガラス等よりなる配線基
板１１の後に半導体素子が固着される領域に、導体配線
１２を含んで、接着剤１５を塗布する。導体配線１２は
、Ｃｒ−へＵ、へｄ、Ｃｕ。
Ｉ　Ｔｏ　　ｌ　タ／　クス７　／　、Ａｇ／Ｐ　ｄ　
等テアＤ、ソノ厚みは、０．１μ〜５０μ程度である。
接着剤１６は後に固着する半導体素子の電極に比べ、膨
張係数の小さい材料を選択する。例えば、Ｓ　１０２を
有機溶剤に溶かしたＳ　ｉ　Ｏ２被膜形成用塗布液を用
いる。これによシ形成したＳ　ｉＯ２膜の膨張係数は６
ｘ１ｏ　　１．／”Ｃ程度であり、半導体素子の電極よ
りも十分小さい値である。接着剤１５の塗布方法は、デ
ィスペンサー等を用いる。
次に、第１図すに示す様に、半導体素子１３の電極１４
と配ａ１２を一致させ半導体素子１３を配線基板１１に
加圧ツール１６により加圧する。
この時、配線１２上の接着剤１６は、周囲に押し出され
、半導体素子１３の電極１４と配線１２は電気的に接触
する。次に加圧した状態で、接着剤１６を硬化する。硬
化の方法は、接着剤１６が前記したＳ　１０２被膜形成
用塗布液の場合は、加熱硬化型である為、加圧ツール１
６に加熱部を設け、３００’Ｃ〜４００’Ｃの加熱で硬
化することができる。半導体素子１３の電極１４の厚み
は、０．６μ〜３０μ程度であり、材料はＡｌｌ　、　
Ｃｕ　、　Ａｕ　、　ＰｂＡｎ半田等である。これらの
材料の膨張係数は、１．４Ｘ１０　１／’Ｃ〜２．Ｅｉ
　Ｘ　１０１．／’Ｃであり、接着剤１５の膨張係数よ
りも十分小さい値である。
次に、第１図Ｃに示す様に、加圧ツール１６を解除し、
半導体素子１３を配線基板１１に固着する。この時、半
導体素子１３の電極１４は、接着剤１５の接着力により
、配線１２と接触した状態が保持され、電気的な接続を
得るものである。
発明の効果 以上の様に、本発明では半導体素子の電極を配線基板の
配線に直接接触させて電気的な接続を得る方法である為
、多端子、狭ピッチの半導体素子の接続に非常に有利な
方法でありまた、半導体素子を固着する接着剤の熱膨張
係数を、半導体素子の電極の熱膨張係数よりも小さい構
成としている為、次に示す効果がある。
（１）高温時において、熱膨張量が接着剤より半導体素
子の電極のほうが多い為、半導体素子の電極と配線基板
の配線とは接触した状態が保持され、信頼性が著しく向
上する。
（２）　　（１）の理由により、大電力用や使用温度の
高い電装品への適用も可能となり、適用範囲が広がる。
【図面の簡単な説明】 第１図は本発明の一実施例の工程別断面図、第２図は従
来の技術を示す断面図である。 １１゜・・・・・・配線基板、１２・・・・・・配線、
１３・・・・・半導体素子、１４・・・・・・半導体素
子の電極、１Ｓ・・・・・・接着剤、１６・・・・・・
加圧ツール。

Claims (2)

    【特許請求の範囲】
  1. （１）絶縁性基板の導体配線を有する面に、半導体素子
    の電極を有する面を、前記導体配線と半導体素子の電極
    が一致する様に前記半導体素子と絶縁基板間に形成され
    た絶縁性接着剤により固着し、前記半導体素子の電極と
    前記導体配線が接触により電気的に接続されており、前
    記絶縁性接着剤の膨張係数が前記半導体素子の電極より
    小さいことを特徴とする半導体装置。
  2. （２）半導体素子の電極が突起電極であることを特徴と
    する特許請求の範囲第１項記載の半導体装置。
JP61123932A 1986-05-29 1986-05-29 半導体装置 Expired - Lifetime JPH0752741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61123932A JPH0752741B2 (ja) 1986-05-29 1986-05-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61123932A JPH0752741B2 (ja) 1986-05-29 1986-05-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS62281361A true JPS62281361A (ja) 1987-12-07
JPH0752741B2 JPH0752741B2 (ja) 1995-06-05

Family

ID=14872917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61123932A Expired - Lifetime JPH0752741B2 (ja) 1986-05-29 1986-05-29 半導体装置

Country Status (1)

Country Link
JP (1) JPH0752741B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244627A (ja) * 1988-03-25 1989-09-29 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JPH02185050A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
US5021888A (en) * 1987-12-18 1991-06-04 Kabushiki Kaisha Toshiba Miniaturized solid state imaging device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5021888A (en) * 1987-12-18 1991-06-04 Kabushiki Kaisha Toshiba Miniaturized solid state imaging device
JPH01244627A (ja) * 1988-03-25 1989-09-29 Matsushita Electric Ind Co Ltd 半導体装置の実装方法
JPH02185050A (ja) * 1989-01-12 1990-07-19 Matsushita Electric Ind Co Ltd 半導体装置の実装方法

Also Published As

Publication number Publication date
JPH0752741B2 (ja) 1995-06-05

Similar Documents

Publication Publication Date Title
WO2000045431A1 (fr) Procede d'encapsulation d'un dispositif semi-conducteur au moyen d'un adhesif conducteur anisotrope
JPH1041694A (ja) 半導体素子の基板実装構造及びその実装方法
JPH0482241A (ja) 半導体装置
JPS62281361A (ja) 半導体装置
KR100244047B1 (ko) 접착 조성물의 수축으로 인한 파손이 적은 반도체 칩과 기판 사이의 전기적 접속을 갖는 반도체 소자 및 그 실장 방법
JP3163751B2 (ja) 半導体装置の製造方法
JPH02285650A (ja) 半導体装置及びその製造方法
JP2833272B2 (ja) Ｉｃ実装方法
JP2797650B2 (ja) 半導体素子の実装方法
JPH04171970A (ja) 半導体装置
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法
JPH06333983A (ja) 半導体装置およびその製造方法
JP3468103B2 (ja) 電子部品の実装方法
JPS62132331A (ja) 半導体装置の製造方法
JPH012331A (ja) 半導体装置の製造方法
JPH01160029A (ja) 半導体装置
JPH02155257A (ja) 半導体実装装置
JP3051617B2 (ja) 半導体装置の製造方法
JP2000174165A5 (ja)
JP2822630B2 (ja) 半導体素子への突起電極形成方法
JP2782944B2 (ja) 回路の接続構造及び液晶表示装置
JPH0379063A (ja) 半導体装置及びその製造方法
JPS63293839A (ja) 半導体装置
JPH02110950A (ja) 半導体装置
JP2001144405A (ja) 実装基板

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term