JPH02140839A - プレークポイントの処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はラフト９エアのデバッグ方式に関し、特にその
ブレークポイントの処理方式に関する。

（従来の技術） 従来、この種のブレークポイントの処理方式では、ブレ
ークポイントのアドレスにソフトウェア割込み命令を挿
入することによって、ソフトウェア割込みを発生させて
いた。

（発明が解決しようとする課題） 上述した従来のブレークポイントの処理方式では、ノア
トウエア割込み命令を挿入してブレークポイントを設定
するようになっているので、書換え不能な領域１例えば
ＲＯＭにはブレークポイントが設定できない。よって、
命令を書換えながら実行スるアルゴリズムではブレーク
ポイントが使えないという欠点がある。

本発明の目的は、ノー−ドウエア上のブレークポイント
アドレスを予め記憶しておき、処理上のアドレスを予め
記憶されているアドレスと比較し。

両者の一致により割込み信号を発生させるととＫより上
記欠点を除去し、任意にブレークポイントが使えるよう
Ｐζ構成したブレークポイントの処理方式を提供するこ
とにある。

（課題を解決するための手段） 本発明によるブレークポイントの処理方式は。

ブレークポイントアドレス記憶手段と、アドレス比較お
よび割込み信号発生手段と、ノット９エア格納手段とを
具備して構成しなものである。

ブレークポイントアドレス記憶手段は、ＣＰＵからデー
タバス上に送出されたブレークポイントアドレスを記憶
しておくためのものである。

アドレス比較および割込み信号発生手段は、ブレークポ
イントアドレス記憶手段に記憶されているブレークポイ
ントアドレスと、ＣＰＵからアドレスバス上に送出され
ているアドレスとを比較して１両者が一致したことを検
出した々らは割込み信号を発生するためのものである。

ソフトウェア格納手段は、ＣＰＵが上記ブレークポイン
トアドレスを設定するとともに割込み処理を実行するこ
とができるように、必要な情報を格納するためのもので
ある。

（実施例） 次に１本発明につｂて図面を参照して説明する。

第１図は１本発明によるブレークポイントの処理方式の
一実施例を示すブロック図である。

第１図において、１はＣＰＵ、２はデータバス、３はブ
レークポイントアドレス記憶手段、４はアドレスバス、
５はアドレス比較および割込み信号発生手段、６は割込
みベクタテーブル、７は割込み処理ルーチン記憶手段、
Ｂは割込み信号線、９はブレークポイントアドレス設定
ルーチン記憶手段％１Ｇはデバッグ手段、１１はハード
ウェア処理手段、１２はソフトウェア格納手段である。

ハードウェア処理手段１１はＣＰＵＩと、ブレークポイ
ントアドレス記憶手段３と、アドレス比較および割込み
信号発生手段５とから構成されてい為。

ソフトウェア格納手段１２は１割込みベクタテーブルと
、デバッグ１０とを具備して構成されたものである。デ
バッグ手段１ｏは割込み処理ルーチン記憶手段７と、ブ
レークポイントアドレス設定ルーチン記憶手段９とを具
備して構成されたものである。

ブレークポイントアドレス記憶手段３は主記憶とは非同
期に内容を読すことかできるメモリであって、ＣＰＵＩ
のデータバス２訃よびアドレスバス４に接続され、ソフ
トウェア上のブレークポイントアドレス設定手段１によ
って与えられ念データバス２上のブレークポイントアド
レスを記憶しておく。

アドレス比較および割込み信号発生手段５は。

ＣＰＵ１からアドレスバス４上に送出されたアドレスと
、ブレークポイントアドレス記憶手段３の保持している
アドレスとを比較する。両者のアドレスが一致した場合
には、アドレス比較およヒ割込み信号発生手段５は割込
み信号を信号ａＢを介して、ＣＰＵ１の割込み信号端子
ＮＭＩに入力してＣＰＵＩ　Ｋハードウェア的な割込み
を発生させる。辷れによって、ＣＰＵ１は割込みベクタ
テーブル６上に該当するベクタのアドレスに制御を分岐
する。

割込み処理ルーチン記憶手段７のアドレスを該当するベ
クタに入れておき１割込み処理ルーチン記憶手段フに制
御を渡して割込みアドレス、およびレジスタ内容を表示
してからデバッグ手段１０に制御を戻す。

これらの一連の動作によって、ブレークポイントの処理
が可能となる。

（発明の効果） 以上説明したように本発明は、ハードウェア的に予め記
憶されているブレークポイントアドレスと処理上のアド
レスとを比較し１両者の一致で割込み信号を発生させる
ことにより、メモリ上の命令を書換えなくてもブレーク
ポイント処理を実行できると−う効果がある。

【図面の簡単な説明】 第１図は１本発明によるブレークポイントの処理方式の
一実施例を示すブロック図である。 １１１・−ＣＰＵ ２−・・データバス ３・・・ブレークポイント記憶手段 ４・・・アドレスパス ５　・ ６　・ ７　・ ８　・ ９　・ ・アドレス比較および割込み信号発生手段・割込みペク
タテーブル ・割込み処理手段 ・割込み信号線 ０ブレ一クポイントアドレス設定手段 ・・デバッグ手段

Claims (1)

【特許請求の範囲】
1. ＣＰＵからデータバス上に送出されたブレークポイント
   アドレスを記憶しておくためのブレークポイントアドレ
   ス記憶手段と、前記ブレークポイントアドレス記憶手段
   に記憶されている前記ブレークポイントアドレスと前記
   ＣＰＵからアドレスバス上に送出されているアドレスと
   を比較して一致の検出により割込み信号を発生するため
   のアドレス比較および割込み信号発生手段と、前記ＣＰ
   Ｕが前記ブレークポイントアドレスを設定するとともに
   割込み処理を実行することができるように必要情報を格
   納するためのソフトウェア格納手段とを具備して構成し
   たことを特徴とするブレークポイントの処理方式。