JPH01248636A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、絶縁膜による素子分離技術に好適な半導体装
置のＩＩＩ造とその製造方法に関するものである。

〔従来の技術〕

半導体集積回路は基板の選択酸化により、素子間分離領
域を形成して構成されるのが通例である。

しかしながら、選択酸化技術による素子分離には、“バ
ーズビーク”と呼ばれるフィールド酸化膜の素子領域へ
のくい込みが生じ、素子領域を減少させるとともに、分
離寸法のｆｌｔｍ化を妨げる、という問題がある。この
問題点を解決する技術の一つにアイ・イー・イー・イー
　トランザクションズオン　エレクトロン　デバイシズ
　ＥＤ−３３巻１１号、１６５９頁（ＩＥＥＥ　Ｔｒａ
ｎｓａｃｔｉｏｎｓ　ｏｎ　ＥｌｅｃｔｒｏｎＤｅｖｉ
ｃｅｓ、　ＥＤ−３３，Ｎｏ、１１．１６５９　（１９
８６））で述べられた選択エピタキシャル成長を用いた
素子分離技術がある。

この技術は、第３図（ａ）に示すように、単結晶シリコ
ン基板１１上に熱酸化により、シリコン酸化Ｉｇ！ｉ２
を形成し、写真蝕刻技術と反応性イオンエツチング技術
により、シリコン酸化膜１２に開口部１３を形成し、次
に、シリコン酸化膜１２上には、堆積することなく、開
口部１３に露出した単結晶シリコン基板上にのみ、選択
エピタキシャル層１４を成長させ、成長膜厚さを、シリ
コン酸化膜１２の厚さと同等にして、第３図（ｂ、）に
示すような、素子分離構造を得るものである。

この構造によれば、素子分離工程終了後における分離幅
の寸法変換差が極めて小さく、前記問題点は、解決され
る。

〔発明が解決しようとする課題〕

しかしながら、前記の素子分離構造においては、分離酸
化膜１２の下にチャネルストッパと呼ばれる不純物イオ
ンが打ち込まれていないために、酸化膜 膜１２に接したシリコン基板１１の表面が弱１転しやす
く、寄生チャネルを形成し、これがリーク電流の原因と
なっていた。

本発明はこれらの問題点を克服し、選択エピタキシャル
成長を用いた素子分離の利点、すなわち、（１）工程終
了後における分離幅の寸法変換差が極めて小さい、 （２）素子領域と素子分離領域を自己整合によって形成
できる、 という特徴を生かしながら、良好な素子分離を実現する
半導体装置の構造とその製造方法を提供することにある
。

〔課題を解決するための手段〕　　゛ 本発明は絶縁膜で一部が被覆された一導電型半導体基板
上の露出面に前記一導電型半導体基板と同種の半導体結
晶層を成長させた半導体装置において、前記絶縁腰下に
一導電型の不純物拡散層を設けたものである。また、こ
の半導体装置の製造方法においては、一導電型半導体基
板に絶縁膜を形成する工程と、素子分離領域上の前記絶
縁膜を薄くする工程と、前記素子分離領域上に形成した
絶縁膜下の前記一導電型半導体基板に選択的に一導電型
不純物を注入する工程と、素子形成領域上の前記絶縁膜
を完全に除去する工程と、前記素子形成領域に前記一導
電型半導体基板と同種の半導体結晶層を形成する工程と
を含むものである。

〔作用〕

本発明は、上述の構成をとることにより、従来の問題点
を解決した。すなわち、素子分離工程終了後における分
離幅の寸法変換差を極めて小さくしながら、素子分離領
域下のみに自己整合的にチャネルストップ領域を形成す
ることにより、寄生ＭＯＳトランジスタの形成原因とな
る素子離領域艮 下の単結晶シリコンの弱Ｙ転を抑制した半導体基板が得
られる。

〔実施例〕

次に、図面に基づき本発明の半導体装置およびその製造
方法の一実施例について説明する。

第１図は本発明によって得られた半導体装置を示してい
る。

図において、１は単結晶シリコン基板２より、素子形成
領域に成長させた選択エピタキシャル層であり、素子分
離領域上に形成したシリコン酸化膜３の下部には不純物
拡散層４が形成されている。

次に、第２図（ａ）〜第２図（ｈ）に従って、第１図に
示す半導体装置を得る方法を説明する。

第２図（ａ）において、面方位（１０Ｇ）Ｐ型車結晶シ
リコン基板５に、熱酸化によりシリコン酸化ＷＡ６を厚
く形成し、写真蝕刻技術と反応性イオンエツチング技術
を用いて、異方性エツチングし、素子分離領域のシリコ
ン酸化膜６を薄くして凹所を形成する。この第２図（ａ
）の状態において全面にホウ素をイオン注入すると、シ
リコン酸化膜６の膜厚差により、シコン酸化膜６の薄い
領域、すなわち、素子分離領域下の単結晶シリコン基板
５のみに、第２図（ｂ）のように選択的にホウ素を不純
物とする不純物拡散層７が形成される０次に、第２図（
Ｃ）のように、ＣＶＤ多結６９９３７層８を堆積する。

続いて、この多結晶シリコン層８を選択研磨する。この
選択研磨では、研磨液として、有機アミンを用いている
ため、多結晶シリコンが研磨され、シリコン酸化膜６は
、この多結晶シリコンの研磨速度よりも、非常に遅いた
め、研磨はシリコン酸化膜６の高さで止めることができ
る。

従って、第２図（ｄ）の構造を容易に形成することがで
きる。続いて、このシリコン酸化膜６に埋め込まれた多
結晶シリコン８をマスクにして、反応性イオンエツチン
グにより素子形成領域のシリコン酸化ｐＡ６を異方性エ
ツチングし、第２図（ｅ）の構造を得る１次に、第２図
（ｆ）のように、レジスト９で、素子形成領域を埋める
。続いて、反応性イオンエツチングにより、レジスト９
と多結晶シリコン８を同時にエツチングし、第２図（ａ
）のように、マスクとして用いた多結晶シリコン８を除
去する。さらに、素子形成領域に残ったレジスト９を除
去し、露出した単結晶シリコン基板５を種結晶として、
低温で、選択エピタキシャル成長させ、選択エピタキシ
ャル成長層１０を形成し、成長厚をシリコン酸化膜６と
同等とすることにより、第２図（ｈ）に示す半導体装置
が得られる。

〔発明の効果〕

以上説明したように、本発明によれば、素子分離領域と
なる絶縁膜下のみに自己整合的にチャネルストップ領域
を形成し、前記絶縁膜下の半導体装 基板の弱１転を抑えることにより、寄生ＭＯＳトランジ
スタが形成されない半導体基板を容易に得ることができ
る効果を有する。

【図面の簡単な説明】

第１図は本発明による半導体装置の模式的断面図、第２
図（ａ）〜第２図（）ｌ）は半導体装置の製造工程を順
を追って示した断面模式図、第３図（ａ）〜第３図（ｂ
）は従来の素子分離領域ならびにその製造工程を示す模
式図である。 １．１０・・・選択エピタキシャル層 ２．５・・・単結晶シリコン基板 ３．６・・・シリコン酸化膜 ４．７・・・不純物拡散層 ８・・・多結晶シリコン層 ９・・・レジスト 特許出願人　　日本電気株式会社 代　　理　　人　　　弁理士　　内　原　　　音鵬１区 ｔｂ） 第２図 （Ｃ） 鵬２図 党２図 馬２図 党２図 （α） ＜ｂ） 兜３図

Claims (1)

1. 【特許請求の範囲】 １、絶縁膜で一部が被覆された一導電型半導体基板上の
   露出面に前記一導電型半導体基板と同種の半導体結晶層
   を成長させた半導体装置において、前記絶縁膜下に一導
   電型の不純物拡散層を設けたことを特徴とする半導体装
   置。 ２、一導電型半導体基板に絶縁膜を形成する工程と、素
   子分離領域上の前記絶縁膜を薄くする工程と、前記素子
   分離領域上に形成した絶縁膜下の前記一導電型半導体基
   板に選択的に一導電型不純物を注入する工程と、素子形
   成領域上の前記絶縁膜を完全に除去する工程と、前記素
   子形成領域に前記一導電型半導体基板と同種の半導体結
   晶層を形成する工程とを含むことを特徴とする半導体装
   置の製造方法。