JPH01253970A - 電界効果トランジスタ - Google Patents
電界効果トランジスタInfo
- Publication number
- JPH01253970A JPH01253970A JP8249788A JP8249788A JPH01253970A JP H01253970 A JPH01253970 A JP H01253970A JP 8249788 A JP8249788 A JP 8249788A JP 8249788 A JP8249788 A JP 8249788A JP H01253970 A JPH01253970 A JP H01253970A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electron affinity
- field effect
- effect transistor
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【産業上の利用分野）
本発明は、電界効果トランジスタに関する。
【従来の技術１
従来、第４図〜第６図を伴って次に述べる電界効果トラ
ンジスタが提案されている。 すなわち、例えば、ＧａＡｓでなる半絶Ｉ！性の半導体
基板本体２上に、ドナー不純物及びアクセプター不純物
のいずれも意図的に導入していない、例えばＧａＡＳで
なる半導体ＷＪ３と、同様にドナー不純物及びアクセプ
ター不純物のいずれも意図的に導入していない、例えば
ＡｆＬＧ ａ Ａ Ｓでなる半導体ＫｉＪ４と、ドナー
不純物を導入している、例えば、ＡＡＧａＡｓでなる半
導体層５と、ドナー不純物及びアクセプター不純物のい
ずれも意図的に導入していない、例えばＧａＡＳでなる
半導体層６とがそれらの順に８１府している半導体基板
７を有する。 この場合、半導体基板本体２、半導体基板３及び７は、
半導体層４及び５に比し大きな電子親和力を有し、従っ
て、半導体層４及び５は、半導体基板本体２、半導体層
３及び７に比し小さな電子親和力を有している。 また、半導体基板１の半導体基板本体２側とは反対側の
主面７上に半導体基板１を２分するように形成されたゲ
ート電極層を有する。 さらに、半導体基板１の主面７上に、ゲート電極層８を
挟んだ両位置において、それぞれ形成されたソース電極
層９及びゲート電極層１０を有する。 また半導体基板１内にソース電極層９及びゲート電ｗＡ
層１０下において、半導体層３内に達する深さにそれぞ
れ形成され１［つドナー不純物を高濃度に導入している
ソース領域１１及びドレイン領域１２を有する。 以上が、従来提案されている電界効果トランジスタの構
成である。 このような構成を有する電界効果トランジスタによれば
、ソース領域１１及びドレイン電極層１２間に負荷を通
じて所要の電源を接続している状態で、ソース電極層１
１及びゲート電極層８問に制御電圧を印加すれば、ソー
ス領域１１及びドレイン領域１２間において、半導体層
３の半導体層４との界面近傍に、点線図示のように、Ｒ
１１ｉｌｌ電圧に応じた電子濃度を右する電子蓄積層１
３が生じ、そして、その電子蓄積層１３に所謂チャンネ
ル電流が流れ、よって、負荷に制ｒ！７ＪＴＸ圧に応じ
た電流を供給させることができる。なお、この場合、半
導体基板１内には、ゲート電極層８側から、制６１］電
圧に応じて半導体層３側に拡がっている空乏層が生じて
いるものだり。このため、ｔｌＪ ｌｉｔ Ｗ圧がソー
ス電極層１１を基準としである値以下である場合、ゲー
ト電極Ｗ４８側から半導体層３に達する空乏層のため、
電子蓄積層１３が実質的に生ぜず、従って、上述したチ
ャンネル電流は流れず、よって負荷に電流は流れない。 上述したように、第４図〜第６図に示す従来の電界効果
トランジスタによれば、トランジスタとしての機能が得
られる。 【発明が解決しようどケる課題】 しかしながら、第４図〜第６図に示す従来の電界効果ト
ランジスタの場合、ゲート電極層８０＋１１から半導体
層３側に向って拡がる空乏層を利用しているだけである
ため、制御’ｊｆｆｉ圧によるチャンネル電流の制御効
率が比較的低い、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な電界効
果トランジスタを提案せんとするムのである。
ンジスタが提案されている。 すなわち、例えば、ＧａＡｓでなる半絶Ｉ！性の半導体
基板本体２上に、ドナー不純物及びアクセプター不純物
のいずれも意図的に導入していない、例えばＧａＡＳで
なる半導体ＷＪ３と、同様にドナー不純物及びアクセプ
ター不純物のいずれも意図的に導入していない、例えば
ＡｆＬＧ ａ Ａ Ｓでなる半導体ＫｉＪ４と、ドナー
不純物を導入している、例えば、ＡＡＧａＡｓでなる半
導体層５と、ドナー不純物及びアクセプター不純物のい
ずれも意図的に導入していない、例えばＧａＡＳでなる
半導体層６とがそれらの順に８１府している半導体基板
７を有する。 この場合、半導体基板本体２、半導体基板３及び７は、
半導体層４及び５に比し大きな電子親和力を有し、従っ
て、半導体層４及び５は、半導体基板本体２、半導体層
３及び７に比し小さな電子親和力を有している。 また、半導体基板１の半導体基板本体２側とは反対側の
主面７上に半導体基板１を２分するように形成されたゲ
ート電極層を有する。 さらに、半導体基板１の主面７上に、ゲート電極層８を
挟んだ両位置において、それぞれ形成されたソース電極
層９及びゲート電極層１０を有する。 また半導体基板１内にソース電極層９及びゲート電ｗＡ
層１０下において、半導体層３内に達する深さにそれぞ
れ形成され１［つドナー不純物を高濃度に導入している
ソース領域１１及びドレイン領域１２を有する。 以上が、従来提案されている電界効果トランジスタの構
成である。 このような構成を有する電界効果トランジスタによれば
、ソース領域１１及びドレイン電極層１２間に負荷を通
じて所要の電源を接続している状態で、ソース電極層１
１及びゲート電極層８問に制御電圧を印加すれば、ソー
ス領域１１及びドレイン領域１２間において、半導体層
３の半導体層４との界面近傍に、点線図示のように、Ｒ
１１ｉｌｌ電圧に応じた電子濃度を右する電子蓄積層１
３が生じ、そして、その電子蓄積層１３に所謂チャンネ
ル電流が流れ、よって、負荷に制ｒ！７ＪＴＸ圧に応じ
た電流を供給させることができる。なお、この場合、半
導体基板１内には、ゲート電極層８側から、制６１］電
圧に応じて半導体層３側に拡がっている空乏層が生じて
いるものだり。このため、ｔｌＪ ｌｉｔ Ｗ圧がソー
ス電極層１１を基準としである値以下である場合、ゲー
ト電極Ｗ４８側から半導体層３に達する空乏層のため、
電子蓄積層１３が実質的に生ぜず、従って、上述したチ
ャンネル電流は流れず、よって負荷に電流は流れない。 上述したように、第４図〜第６図に示す従来の電界効果
トランジスタによれば、トランジスタとしての機能が得
られる。 【発明が解決しようどケる課題】 しかしながら、第４図〜第６図に示す従来の電界効果ト
ランジスタの場合、ゲート電極層８０＋１１から半導体
層３側に向って拡がる空乏層を利用しているだけである
ため、制御’ｊｆｆｉ圧によるチャンネル電流の制御効
率が比較的低い、という欠点を有していた。 よって、本発明は、上述した欠点のない、新規な電界効
果トランジスタを提案せんとするムのである。
本願第１番目の発明による電界効果トランジスタは、第
４図〜第６図で上述した従来の電界効果トランジスタの
場合と同様に、電子親和力が比較的大きい半導体基板本
体上に、電子親和力が比較的大きく且つドナー不純物及
びアクセプター不純物のいずれも意図的に導入していな
い第１の半導体層と、ドナー不純物及びアクセプター不
純物のいずれも意図的に導入していない第２の半導体層
と、電子親和力が比較的小さく且つドナー不純物を導入
している第３の半導体層とをそれらの順に積層している
半導体基板と、上記半導体基板の上記半導体基板本体側
とは反対側の主面上に形成されたゲート電極層と、上記
半導体基板内に、上記ゲート電極層を挟んだ両位置にお
いて、上記主面側から、上記第１の半導体層内に達する
深さにそれぞれ形成されたソース領域及びドレイン領域
とを右する。 しかしながら、本願第１番目の発明による電界効果トラ
ンジスタは、このような構成を右りる電界効果トランジ
スタにおいて上記第２の゛１′導体層が、電子親和力が
比較的大きく且つストライプ状に延長している第１の超
格子層部と、電子親和力が比較的小さく且つストライプ
状に延長している第２の超格子層部とをそれらの延長方
向と直交する方向に順次交Ｈに配列している超格子層で
なり、また、上記ソース領域及び上記ドレイン領域が、
それらを結ぶ方向を上記超格子層の上記第１及び第２の
超格子層部の延長方向に沿う方向とするように、位置し
ている。 また、本願第２番目の発明による電界効果トランジスタ
は、本願第１ｔｉ目の発明による電界効果トランジスタ
において、その半導体基板本体及び第１の半導体層が、
比較的大きな電子親和力を有しているのに代え、比較的
小さな電子親和力と禁制帯幅との和を有し、また、第３
の゛１コ導体層が、比較的小さな電子親和力を有し且つ
ドナー不純物を導入しているのに代え、比較的大きな電
子親和力と禁制帯幅との和を右し且つアクセプター不純
物を導入している、ということを除いて、本願第１番目
の発明による電界効果トランジスタと同様の構成を有す
る。
４図〜第６図で上述した従来の電界効果トランジスタの
場合と同様に、電子親和力が比較的大きい半導体基板本
体上に、電子親和力が比較的大きく且つドナー不純物及
びアクセプター不純物のいずれも意図的に導入していな
い第１の半導体層と、ドナー不純物及びアクセプター不
純物のいずれも意図的に導入していない第２の半導体層
と、電子親和力が比較的小さく且つドナー不純物を導入
している第３の半導体層とをそれらの順に積層している
半導体基板と、上記半導体基板の上記半導体基板本体側
とは反対側の主面上に形成されたゲート電極層と、上記
半導体基板内に、上記ゲート電極層を挟んだ両位置にお
いて、上記主面側から、上記第１の半導体層内に達する
深さにそれぞれ形成されたソース領域及びドレイン領域
とを右する。 しかしながら、本願第１番目の発明による電界効果トラ
ンジスタは、このような構成を右りる電界効果トランジ
スタにおいて上記第２の゛１′導体層が、電子親和力が
比較的大きく且つストライプ状に延長している第１の超
格子層部と、電子親和力が比較的小さく且つストライプ
状に延長している第２の超格子層部とをそれらの延長方
向と直交する方向に順次交Ｈに配列している超格子層で
なり、また、上記ソース領域及び上記ドレイン領域が、
それらを結ぶ方向を上記超格子層の上記第１及び第２の
超格子層部の延長方向に沿う方向とするように、位置し
ている。 また、本願第２番目の発明による電界効果トランジスタ
は、本願第１ｔｉ目の発明による電界効果トランジスタ
において、その半導体基板本体及び第１の半導体層が、
比較的大きな電子親和力を有しているのに代え、比較的
小さな電子親和力と禁制帯幅との和を有し、また、第３
の゛１コ導体層が、比較的小さな電子親和力を有し且つ
ドナー不純物を導入しているのに代え、比較的大きな電
子親和力と禁制帯幅との和を右し且つアクセプター不純
物を導入している、ということを除いて、本願第１番目
の発明による電界効果トランジスタと同様の構成を有す
る。
【作用・効！４１！】
本願第１番目の発明による電界効果トランジスタによれ
ば、上述した事項を除いて、第５図〜第７図で上述した
従来の電界効果トランジスタと同様の構成を有するので
、第５図〜第７図で上述した従来の電界効果トランジス
タと同様に、トランジスタとしての機能が得られる。 しかしながら、本願第１番目の発明による電界効果トラ
ンジスタの場合、空乏層が超格子層め超格子層部から、
超格子層の面に沿う方向にも拡がるため、制ｔｉｌ＋電
圧によるチャンネル電流の制御効率を、第４図〜第６図
で上述した従来の電界効果トランジスタの場合に比し十
分高くすることができる。
ば、上述した事項を除いて、第５図〜第７図で上述した
従来の電界効果トランジスタと同様の構成を有するので
、第５図〜第７図で上述した従来の電界効果トランジス
タと同様に、トランジスタとしての機能が得られる。 しかしながら、本願第１番目の発明による電界効果トラ
ンジスタの場合、空乏層が超格子層め超格子層部から、
超格子層の面に沿う方向にも拡がるため、制ｔｉｌ＋電
圧によるチャンネル電流の制御効率を、第４図〜第６図
で上述した従来の電界効果トランジスタの場合に比し十
分高くすることができる。
次に、第１図〜第３図を伴って、本発明による電界効果
トランジスタの実ｍ例を述べよう。 第１図〜第３図において、第４図〜第６図との対応部分
には同一符号を付し詳ｍ説明は省略する。 第１図〜第３図に示す本発明による電界効果トランジス
タは、第４図〜第６図で上述した従来の電界効果トラン
ジスタにおいて、その半導体層３が、例えばＡｌＡｓで
なる電子親和力が比較的大きく且つストライプ状に延長
している超格子層部１３Ａと、例えばＧａＡｓでなる電
子親和力が比較的小さく且つストライプ状に延長してい
る超格子層部１３Ｂとをそれらの延長方向と直交４る方
向に順次交互に配列している超格子層１３に置換されて
いることと、ソース領域１１及びドレイン領域１２が、
てれらを結ぶ方向をチャンネル層１３の超格子層部１４
Ａ及び１４Ｂの延長方向に沿う方向とするように、位置
していることを除いて、第１図〜第３図で上述した従来
の電界効果トランジスタと同様の構成を有する。 ただし、この場合、実際上は、チャンネル層１３の超格
子層部１４Ａ及び１４は、半導体基板本体２の［１１０
］方向に沿い、また、超格子層部１３Ａ及び１３Ｂの配
列方向は、半導体基板本体２の［１１０］方向に沿って
いる。 以上が、本発明による電界効果トランジスタの実施例の
構成である。 このような構成を有する本発明による電界効果トランジ
スタによれば、ゲート電極層８に印加する制御電圧に応
じて、第３図Δ及び第３図Ｂで点線図示のような電子蓄
積層１３Ａ及び１３Ｂが形成さゼることができる。そし
て、第３図Ｂに示すような電子蓄＆１層１３Ｂは、空乏
層が超格子層１４の超格子層部１４Ｂｆｆｌｌに、超格
子層部１４△側からも横方向に拡がって（ｑられるから
である。 このため、本発明による電界効果１〜ランジスタは、作
用・効果で述べた特徴を有する。
トランジスタの実ｍ例を述べよう。 第１図〜第３図において、第４図〜第６図との対応部分
には同一符号を付し詳ｍ説明は省略する。 第１図〜第３図に示す本発明による電界効果トランジス
タは、第４図〜第６図で上述した従来の電界効果トラン
ジスタにおいて、その半導体層３が、例えばＡｌＡｓで
なる電子親和力が比較的大きく且つストライプ状に延長
している超格子層部１３Ａと、例えばＧａＡｓでなる電
子親和力が比較的小さく且つストライプ状に延長してい
る超格子層部１３Ｂとをそれらの延長方向と直交４る方
向に順次交互に配列している超格子層１３に置換されて
いることと、ソース領域１１及びドレイン領域１２が、
てれらを結ぶ方向をチャンネル層１３の超格子層部１４
Ａ及び１４Ｂの延長方向に沿う方向とするように、位置
していることを除いて、第１図〜第３図で上述した従来
の電界効果トランジスタと同様の構成を有する。 ただし、この場合、実際上は、チャンネル層１３の超格
子層部１４Ａ及び１４は、半導体基板本体２の［１１０
］方向に沿い、また、超格子層部１３Ａ及び１３Ｂの配
列方向は、半導体基板本体２の［１１０］方向に沿って
いる。 以上が、本発明による電界効果トランジスタの実施例の
構成である。 このような構成を有する本発明による電界効果トランジ
スタによれば、ゲート電極層８に印加する制御電圧に応
じて、第３図Δ及び第３図Ｂで点線図示のような電子蓄
積層１３Ａ及び１３Ｂが形成さゼることができる。そし
て、第３図Ｂに示すような電子蓄＆１層１３Ｂは、空乏
層が超格子層１４の超格子層部１４Ｂｆｆｌｌに、超格
子層部１４△側からも横方向に拡がって（ｑられるから
である。 このため、本発明による電界効果１〜ランジスタは、作
用・効果で述べた特徴を有する。
第１図は、本発明による電界効果１〜ランジスタの実施
例を示す路線的平面図である。 第１図及び第３図は、それぞれ第１図のｎ−■線及び■
−■線上の断面図である。 第４図は、従来の電界効果トランジスタを示す路線的平
面図である。 第５図及び第６図は、それぞれ第４図のＶ−Ｖ線及びＶ
Ｔ−Ｖｌ線上の断面図である。 、 １・・・・・・・・・半導体基板２・・・・・・
・・・半導体基板本体 ３．４．５．６ ・・・・・・・・・半導体層 ７・・・・・・・・・主面 ８・・・・・・・・・ゲート電極層 ９・・・・・・・・・ソース電極層 １０・・・・・・・・・ドレイン電極層１１・・・・・
・・・・ソース領域 １２・・・・・・・・・ドレイン領域 １３・・・・・・・・・電子蓄積層 第１ＩＦ 第２図 第吋 図
例を示す路線的平面図である。 第１図及び第３図は、それぞれ第１図のｎ−■線及び■
−■線上の断面図である。 第４図は、従来の電界効果トランジスタを示す路線的平
面図である。 第５図及び第６図は、それぞれ第４図のＶ−Ｖ線及びＶ
Ｔ−Ｖｌ線上の断面図である。 、 １・・・・・・・・・半導体基板２・・・・・・
・・・半導体基板本体 ３．４．５．６ ・・・・・・・・・半導体層 ７・・・・・・・・・主面 ８・・・・・・・・・ゲート電極層 ９・・・・・・・・・ソース電極層 １０・・・・・・・・・ドレイン電極層１１・・・・・
・・・・ソース領域 １２・・・・・・・・・ドレイン領域 １３・・・・・・・・・電子蓄積層 第１ＩＦ 第２図 第吋 図
Claims (1)
- 【特許請求の範囲】 １、電子親和力が比較的大きい半導体基板本体上に、電
子親和力が比較的大きく且つドナー不純物及びアクセプ
ター不純物のいずれも意図的に導入していない第１の半
導体層と、ドナー不純物及びアクセプター不純物のいず
れも意図的に導入していない第２の半導体層と、電子親
和力が比較的小さく且つドナー不純物を導入している第
３の半導体節とをそれらの順に積層している半導体基板
と、 上記半導体基板の上記半導体基板本体側と は反対側の主面上に形成されたゲート電極層と、 上記半導体基板内に、上記ゲート電極層を 挟んだ両位置において、上記主面側から、上記第１の半
導体層内に達する深さにそれぞれ形成されたソース領域
及びドレイン領域とを有する電界効果トランジスタにお
いて、 上記第２の半導体層が、電子親和力が比較 的大きく且つストライプ状に延長している第１の超格子
層部と、電子親和力が比較的小さく且つストライプ状に
延長している第２の超格子層部とをそれらの延長方向と
直交する方向に順次交互に配列している超格子層でなり
、上記ソース領域及び上記ドレイン領域が、 それらを結ぶ方向を上記超格子層の上記第１及び第２の
超格子層部の延長方向に沿う方向とするように、位置し
ていることを特徴とする電界効果トランジスタ。 ２、電子親和力と禁制帯幅との和が比較的小さい半導体
基板本体上に、電子親和力と禁制帯幅との和が比較的小
さく且つドナー不純物及びアクセプター不純物のいずれ
も意図的に導入していない第１の半導体層と、ドナー不
純物及びアクセプター不純物のいずれも意図的に導入し
ていない第２の半導体層と、電子親和力と禁制帯幅との
和が比較的小さく且つアクセプター不純物を導入してい
る第３の半導体層とをそれらの順に積層している半導体
基板と、 上記半導体基板の上記半導体基板本体側と は反対側の主面上に形成されたゲート電極層と、 上記半導体基板内に、上記ゲート電極層を 挟んだ両位置において、上記主面側から、上記第１の半
導体層内に達する深さにそれぞれ形成されたソース領域
及びドレイン領域とを有する電界効果トランジスタにお
いて、 上記第２の半導体層が、電子親和力と禁制 帯幅との和が比較的大きく且つストライプ状に延長して
いる第１の超格子層部と、電子親和力と禁制帯幅との和
が比較的小さく且つストライプ状に延長している第２の
超格子層部とをそれらの延長方向と直交する方向に順次
交互に配列している超格子層でなり、 上記ソース領域及び上記ドレイン領域が、 それらを結ぶ方向を上記超格子層の上記第１及び第２の
超格子層部の延長方向に沿う方向とするように、位置し
ていることを特徴とする電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082497A JP2544434B2 (ja) | 1988-04-04 | 1988-04-04 | 電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082497A JP2544434B2 (ja) | 1988-04-04 | 1988-04-04 | 電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01253970A true JPH01253970A (ja) | 1989-10-11 |
| JP2544434B2 JP2544434B2 (ja) | 1996-10-16 |
Family
ID=13776129
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082497A Expired - Fee Related JP2544434B2 (ja) | 1988-04-04 | 1988-04-04 | 電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2544434B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225895A (en) * | 1989-12-20 | 1993-07-06 | Sanyo Electric Co., Ltd. | Velocity-modulation transistor with quantum well wire layer |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117680A (ja) * | 1983-11-29 | 1985-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 高速電界効果トランジスタ |
| JPS61147577A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | 相補型半導体装置 |
| JPS6240778A (ja) * | 1985-08-16 | 1987-02-21 | Fujitsu Ltd | 相補型半導体装置 |
| JPS62183188A (ja) * | 1986-02-06 | 1987-08-11 | Sony Corp | 半導体装置 |
-
1988
- 1988-04-04 JP JP63082497A patent/JP2544434B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60117680A (ja) * | 1983-11-29 | 1985-06-25 | Nippon Telegr & Teleph Corp <Ntt> | 高速電界効果トランジスタ |
| JPS61147577A (ja) * | 1984-12-21 | 1986-07-05 | Toshiba Corp | 相補型半導体装置 |
| JPS6240778A (ja) * | 1985-08-16 | 1987-02-21 | Fujitsu Ltd | 相補型半導体装置 |
| JPS62183188A (ja) * | 1986-02-06 | 1987-08-11 | Sony Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5225895A (en) * | 1989-12-20 | 1993-07-06 | Sanyo Electric Co., Ltd. | Velocity-modulation transistor with quantum well wire layer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2544434B2 (ja) | 1996-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68926384T2 (de) | Lateraler Leitfähigkeitsmodulations-MOSFET | |
| NL8005053A (nl) | Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte. | |
| US5633521A (en) | Enhancement of breakdown voltage in MOSFET semiconductor device | |
| JPH11243144A (ja) | 電流集中を防止する集積回路導体 | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH01253970A (ja) | 電界効果トランジスタ | |
| US6600176B2 (en) | Semiconductor device with protective element | |
| JPS61159784A (ja) | 半導体レ−ザ装置 | |
| US4635084A (en) | Split row power JFET | |
| JPH06101532B2 (ja) | 半導体集積回路装置 | |
| JP2008108794A (ja) | 半導体装置 | |
| JPS6123364A (ja) | 電界効果トランジスタ | |
| JPH0410659A (ja) | 薄膜トランジスタ | |
| JPH01227478A (ja) | 半導体装置 | |
| JP3421566B2 (ja) | 半導体装置 | |
| EP0818826B1 (en) | Semiconductor device | |
| JPH0550145B2 (ja) | ||
| JP6950714B2 (ja) | 半導体装置 | |
| JPH0244735A (ja) | 量子干渉トランジスタ | |
| JPH0467683A (ja) | 速度変調型電界効果トランジスタ | |
| JPH01264269A (ja) | 電界効果トランジスタ | |
| JPH04350974A (ja) | 半導体装置 | |
| JPH01183146A (ja) | 半導体装置 | |
| JPS6113662A (ja) | 相補形ｍｉｓトランジスタ装置及びその製法 | |
| JP3407264B2 (ja) | 単電子トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |