JPH0467683A - 速度変調型電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は、速度変調型電界効果トランジスタに関する。

【従来の技術１ 従来、第４図を伴って次に述べる速度変調型電界効果ト
ランジスタが提案されている。 すなわち、例えばＧａＡＳでなる半絶縁性半導体基板１
を有し、そして、その半絶縁性半導体基板１内上に、例
えばｎ型不純物及びｎ型不純物のいずれも意図的に導入
させていないＱａＡｓでなるバッファ層２が形成されて
いる。 また、バッファ層２内に、ｎ＋−ＧａＡｓ、ＡＩなどの
金属などでなるゲート電極３が、バッファ層２の上面と
同じ面上に延長している上面を有しているように、局部
的に配されている。 さらに、バッファ層２１上に、ゲート電極３の上面上に
連続延長し且つ例えばｎ＋　−Ａ　Ｉ　ＱａＡｓでなる
電子バリア層４が、例えば３００Ａの厚さに形成されて
いる。 また、電子バリア層４上に、低電子速度が得られる半導
体層でなる低速電子チャンネル層部７［と高電子速度が
得られる半導体層でなる高速電子チャンネル層部７日と
の、前者上に後者が積層されている積層体でなるチャン
ネル層６の１つを右づるチャンネル部５が形成されてい
る。 この場合、低速電子チャンネル層部７Ｌを構成している
半導体層は、例えばＳｌとＢｅとでなる不純物を例えば
２　Ｘ　１０１８ｃｍ−３程度の高い濃度で導入し且つ
例えば３００Ａ厚を有する例えばＧａＡｓでなる。また
高速電子チャンネル層部７Ｈを構成している半導体層は
、例えば低速電子チャンネル層部７Ｌを構成している半
導体層と同じＧａＡＳでなるが、低速電子チャンネル層
部７Ｌを構成している半導体層が導入している不純物の
ような不純物を実質的に導入していないか導入している
としても低速電子チャンネル層部４Ｌを構成している半
導体層の場合に比し格段的に低い濃度でしか導入させて
いない。 さらに、チャンネル部５上に、チャンネル層６の主面と
対向するように、例えば電子バリア層４と同様のｎ”　
−Ａ　Ｉ　ＧａＡｓでなり且つ同様の厚さを有する電子
バリア層８を介して、例えばゲート電極３と同様のｎ”
−ＧａＡＳ、Ａ１などの金属などでなるゲート電極９が
、局部的に配されている。 また、チャンネル部５に、ゲート電極９を挟んだ両位置
において、ソース電極１０及びドレイン電極１１がそれ
ぞれ連結されている。 なお、図において、ソース電極１０及びドレイン電極１
１は、電子バリア層８上に、ゲート電極９を挟んだ両位
置において、金属電極材層を形成し、次で熱処理によっ
て、金属電極材層を構成している金属を電子バリア層８
、チャンネル層５及び電子バリア層４内に拡散させてそ
れらと合金化させることによって形成されている場合が
示されている。 以上が、従来提案されている速度変調型電界効果トラン
ジスタの構成である。 このような構成を有する従来の速度変調型電界効果トラ
ンジスタによれば、ソース電極１０及びドレイン電極１
１間に、負荷を通じて、所要の電源を接続している状態
で、ゲート電極３及び９に、それぞれ制御電圧■ｇ３及
びＶ、９を、ソース電極１０を基準として、ともに０（
Ｖ）の値で印加させていれば、電子が、第５図Ａのバン
ド構造で示すように、チャンネル層６を構成している低
速電子チャンネル層部７Ｌ及び高速電子チャンネル層部
７Ｈにともに分布して、ソース電極１０及びドレイン電
極１１間に走行している状態が得られる。 しかしながら、このような状態から、ゲート電極３及び
９に、制ｍＨｚ圧■。３及びｖｇ。を、ソース電極１０
を基型として、負及び正とする所要の値でそれぞれ印加
させれば、高速電子チャンネル層部７Ｈが低速電子チャ
ンネル局部７Ｌ上に形成され、またチャンネル部５上に
ゲート電極９が配されていることから、電子が、第５図
Ｂのバンド構造で示すように、ゲート電極３及び９に制
御電圧Ｖ、３及びｖｇ９をともに０（Ｖ）の値で印加さ
せている場合と同じ電子数で、チャンネル層６を構成し
ている高速電子チャンネル層部７Ｈにのみ分布して、ソ
ース電極１０及びドレイン電極１１間に走行している平
衡状態になり、また、ゲート電極３及び９に、制御！Ｉ
ｌ電圧■、３及びｖｇ９を、上述の場合とは逆に正及び
負とする所要の値でそれぞれ印加させれば、電子が、第
５図Ｃのバンド構造で示すように、ゲト電極３及び９に
制御電圧■ｇ３及び■、９をともに０（Ｖ）の値で印加
させた場合と同じ電子数で、高速電子チャンネル層部７
Ｌにのみ分布して、ソース電極１０及びドレイン電極１
１間に走行している平衡状態になる。 そして、この場合、ソースｍ＄４１０及びドレイン電極
１１間に走行する電子の速度は、電子が＾速電子チャン
ネル層部７Ｈにのみ分布して走行している場合と、低速
電子チャンネル層部７Ｌにのみ分布している場合とで、
前者の場合が後者の場合に比し速い関係で、互に異なる
。 以上のことから、第４図に示す従来の速度変調型電界効
果トランジスタによれば、チャンネル部５の相互コンダ
クタンスが、第６図に示すように、ゲート電極３及び９
にそれぞれ印加する制御電圧Ｖ　及び■ｇ９の極性及び
値に応じて変化し、よって、ゲート電極３及び９にそれ
ぞれ印加する制ｔ［ｌ電圧■ｇ３及びＶｇ９の極性及び
値に応じた利得を？する。なお、第６図は、制御電圧Ｖ
　　が、Ｖ＝Ｖｇ３−−■ｇ９テアル場合とＯ して示している。 【発明が解決しようとする課題１ しかしながら、第４図に示す従来の速度変調型電界効果
トランジスタの場合、ゲート電極３及び９に印加する制
御電圧Ｖｇ３及び■ｇ９をともに０（ｖ）の状態から、
それぞれ負及び正（または正及び負）の所要の値に変化
させた場合、電子が、チャンネル層６を構成している高
速電子チャンネル層部７Ｈ（または低速電子チャンネル
層部７Ｌ）において増加するモードをとるのみであるか
ら、ゲート電極３及び９に印加する制御Ｉ雷電圧ｇ３及
びＶｇ９の周波数を、電子が上述した平衡状態になる時
点で変化するような周波数の値までしか高い値にできな
い。 このため、第４図に示す従来の速痩変調型電界効果トラ
ンジスタの場合、遮断周波数ｆ１が比較的低く、よって
、速度変調型電界効果トランジスタとしての動作を、比
較的低い速度でしか得ることができない、という欠点を
有していた。 よって、本発明は、上述した欠点のない、新規な速度変
調型電界効果トランジスタを提案せんとするものである
。 ［課題を解決するための手段］ 本発明による速度変調型電界効果トランジスタは、第４
図で上述した従来の速度変調型電界効果トランジスタの
場合と同様に、■低電子速度が得られる半導体層でなる
低速電子チャンネル層部と高電子速度が得られる半導体
層でなる高速電子チャンネル層部との積層体でなるチャ
ンネル層を有するチャンネル部と、■そのチャンネル層
上に、そのチャンネル層の主面と対向するように、絶縁
体または半導体でなる電子バリア層を介して配されてい
るゲート電極と、■上記チャンネル部に、上記ゲート電
極を挟んだ両位置においてそれぞれ連結しているソース
電極及びドレイン’ｌｆｆ１とを有する。 しかしながら、本発明による速度変調型電界効果トラン
ジスタは、このような構成を有する速度変調型電界効果
トランジスタにおいて、■上記チャンネル部が、上記チ
ャンネル層の複数を有し、■そして、それら複数のチャ
ンネル層が、絶縁体または半導体でなる他の電子バリア
層を介して積層されている。 【作用・効果】 本発明による速度変調型電界効果トランジスタによれば
、ソース電極及びドレイン電極間に負荷を通じて所要の
電源を接続している状態で、ゲート電極に、Ｉｌｌ　Ｉ
ｌｌ電圧を、ソース電極を基準として、０（Ｖ）の値で
印加させていれば、電子が、第４図で前述した従来の速
度変調型電界効果トランジスタの場合に準じて、複数の
チャンネル層のそれぞれについて、それを構成している
高速電子チャンネル層部及び低速電子チャンネル層部に
ともに分布して、ソース電極及びドレイン電極間に走行
している状態が４７られている。 しかしながら、このような状態から、複数のチャンネル
層のそれぞれについて、高速電子チャンネル層部が低速
電子チャンネル層部上に形成されているとした場合（以
下同じ）、チャンネル部の上側、逆の場合、チャンネル
部の下側に配されているゲート電極に、制御電圧を、ソ
ース電極を基準として正の所要の値で印加させれば、電
子が、複数のチャンネル層のそれぞれについて、その高
速電子チャンネル層部のみに分布して、ソース電極及び
ドレイン電極間に走行している状態になり、次で、電子
が、複数のチャンネル層中の、ＩＩＩ御電圧電圧の所要
の値で印加されている上述したゲート電極に最も近いチ
ャンネル層を構成している高速電子チャンネル居部にの
み分布して、ソース電極及びドレイン電極間に走行して
いる状態になり、また、上述したゲート電極に、制御電
圧を、ソース電極を基準として負の所要の値で印加させ
れば、電子が、複数のチャンネル層のそれぞれについて
、その低速電子チャンネル層部のみに分布して、ソース
電極及びドレイン電極間に走行している状態になり、次
で、電子が複数のチャンネル層中の、制御電圧が負の所
要の値で印加されている上述したゲート電極から最も遠
いチャンネル層を構成している低速電子チャンネル層部
にのみ分布して、ソース電極及びドレインＮ極間に走行
している平衡状態になる。 そして、この場合、第４図に示す従来の速度変調型電界
効果トランジスタで述べたように、ソース電極及びドレ
イン電極間に走行する電子の速度は、電子が高速電子チ
ャンネル層部に分布して走行する場合と低速電子チャン
ネル層部に分布して走行する場合とで、前者の場合が後
者の場合に比し速い関係で、互に異なる。 以上のことから、本発明による速度変調型電界効果トラ
ンジスタの場合も、チャンネル部の相互コンダクタンス
が、第４図で前述した従来の速度変調型電界効果トラン
ジスタの場合と同様に、ゲート電極に印加するＨａ雷電
圧極性及び値に応じて変化し、よって、ゲート電極に印
加する制御電圧の極性及び値に応じた利得を呈する。 しかしながら、本発明による速度変調を電界効果トラン
ジスタの場合、上述したゲート電極に制御電圧を正（ま
たは負）の所要の値で印加させた時点から、チャンネル
部における電子の上述した平衡状態が得られる時点まで
の間において、電子が、複数のチャンネル層のそれぞれ
について、それを構成している高電子速度半導体層部（
または低電子速度半導体層部）において増加する第１の
モードをとるが、電子の上述した平衡状態が得られる時
点ｇ、Ｒにおいては、電子が、複数のチャンネル層中の
、制御電圧が正（または負）の所要の値で印加されてい
る上述したゲート電極に最も近い（または遠い）チャン
ネル層について、それを構成している高電子速度半導体
層部またはく低電子速度半導体層部）において上述した
第１のモードをとった状態を保つかまたはその状態から
れずかに変化するとしても、それ以外のチャンネル層の
それぞれについて、これを構成している高電子速度半導
体層部（または低電子速度半導体層部）において減少す
る、第４図で前述した従来の速度変ｍを電界効果トラン
ジスタの場合の上述したモードに対応する第２のモード
をとる。 このため、ゲート電極に印加する制御電圧の周波数を、
電子が上述した平衡状態になる時点までに変化するよう
な、電子が上述した平衡状態になる時点に変化するよう
な周波数の値よりも高い値にすることができる。 このため、本発明による速度変調型電界効果トランジス
タの場合、遮断周波数が、第４図で前述した従来の速度
変調型電界効果トランジスタの場合に比し高く、よって
、速度変調型電界効果トランジスタとしての動作を、第
４図で前述した従来の速度変調型電界効果トランジスタ
の場合に比し、より高速に動作させることができる。

【実施例】

次に、第１図を伴って、本発明による速度変調型電界効
果トランジスタの実施例を述べよう。 第１図において、第４図との対応部分には同一符号を付
し詳細説明を省略する。 第１図に示す本発明による速度変調型電界効果トランジ
スタは、第４図で前述した従来の速度変調型電界効果ト
ランジスタにおいて、そのチャンネル部５が１つのチャ
ンネル層６だけを有しているのに代え、そのチャンネル
層６と同様のチャンネル層を、複数、図においては、２
個、６１及び６２として有し、そして、それらチャンネ
ル層６１及び６２が、電子バリア層４または８と同様の
他の電子バリア層１２を介して積層されていることを除
いて、第４図で前述した従来の速度変調型電界効果トラ
ンジスタと同様の構成を有する。 以上が、本発明による速度変調型電界効果トランジスタ
の実施例の構成である。 このような構成を有する本発明による速度変調型電界効
果トランジスタによれば、ソース電極１０及びドレイン
電極１１間に負荷を通じて所要の電源を接続している状
態で、ゲート電極３及び９に、ｌｌｉ制御電制御電圧及
９３ｇ９を、ソース電極１０を基準として、ともに０（
ｖ）の値で印加させていれば、電子が、第２図Ａのバン
ド構造で示すように、第４図で前述した従来の速度変調
型電界効果トランジスタの場合に準じて、複数のチャン
ネル層６１及び６２のそれぞれについて、それを構成し
ている高速電子チャンネル胴部７ト４及び低速電子チャ
ンネル層部７しにともに分布して、ソース電Ｖ７Ａ１０
及びドレイン電極１１間に走行している状態が得られて
いる。 しかしながら、このような状態から、ゲート電極３及び
９に、制御電圧■ｇ３及び■ｇ９を、ソース電極１０を
基準として負及び正をとる所要の値でそれぞれ印加させ
れば、複数のチャンネル層６１及び６２のそれぞれにつ
いて、高速電子チャンネル層部７Ｈが低速電子チャンネ
ル隔部７Ｌ上に形成され、また、ゲート電極９がチャン
ネル部５上に配されていることから、電子が、第２図Ｂ
のバンド構造で示すように、複数のチャンネル層６１及
び６２のそれぞれについて、その高速電子チャンネル層
部７Ｈのみに分布して、ソース電極１０及びドレイン電
極１１間に走行している状態になり、次で、電子が、第
２図Ｃのバンド構造で示すように、複数のチャンネル層
６１及び６２中の、制御電圧■。９が正をとる所要の値
で印加されているゲート電極９に最も近いチャンネル層
６２を構成している高速電子チャンネル層部７Ｈにのみ
分布して、ソース電極１０及びドレイン電極１１間に走
行している平衡状態になり、また、ゲート電極３及び９
に、制御電圧Ｖ、３及びＶ、９を、ソース電極１０を基
準として正及び負をとる所要の値でそれぞれ印加させれ
ば、電子が、図示しないが、第２図Ｂの場合とは逆に、
複数のチャンネル層６１及び６２のそれぞれについて、
その低速電子チャンネル層部７Ｌのみに分布して、ソー
ス電極１０及びドレイン電極１１間に走行している状態
になり、次で、電子が、同様に図示しないが、同様に第
２図Ｃの場合とは逆に、複数のチャンネル層６１及び６
２中の、制ｔ！ａ電圧Ｖ、９が負をとる所要の値で印加
されているゲート電極９から最も遠いチャンネルＦｉ６
１を構成している低速電子チャンネル層部７Ｌにのみ分
布して、ソース電極１０及びドレイン電極１１間に走行
している第２の平衡状態になる。 そして、この場合、第４図に示す従来の速度変調型電界
効果トランジスタで述べたように、ソース電極１０及び
ドレイン電極１１間に走行する電子の速度は、電子が高
速電子チャンネル層部７Ｈに分布して走行する場合と低
速電子チャンネル層部７Ｌに分布して走行する場合とで
、前者の場合が後者の場合に比し速い関係で、互に異な
る。 以上のことから、第１図に示す本発明による速度変調型
電界効果トランジスタの場合も、チャンネル部５の相互
コンダクタンスが、第４図で前述した従来の速度変調型
電界効果トランジスタの場合と同様に、ゲート電極３及
び９にそれぞれ印加する制御電圧Ｖ　及びＶｇ９の極性
及び値に応じて変化し、よって、ゲート電極３及び９に
それぞれ印加する制御電圧■ｇ３及び■。９の極性及び
値に応じた利得を呈する。 しかしながら、第１図に示す本発明による速度変調型電
界効果トランジスタの場合、ゲート電極３及び９に制ｍ
電圧■、３及び■。９を負及び正（または負及び正）を
とる所要の値でそれぞれ印加させた時点から、チャンネ
ル部５における電子の上述した平衡状態が得られる時点
までの間において、電子が、複数のチャンネル層６１及
び６２のそれぞれについて、それを構成している高電子
速度半導体層部７Ｈ（または低電子速度半導体層部７Ｌ
）において増加する第１のモードをとるが、電子の上述
した平衡状態が得られる時点以降においては、電子が、
複数のチャンネル層６１及び６２中の、制御電圧ｖ、９
が正（または負）の所要の値で印加されているゲート電
極９（または３）に最も近い（または遠い）チャンネル
層６２（または６１）について、それを構成している高
電子速度半導体層部７Ｈ（または低電子速度半導体層部
７１）において上述した第１のモードをとった状態を保
つかまたはその状態かられずかに変化するとしても、そ
れ以外のチャンネル層のそれぞれ（図の場合、チャンネ
ル層６１（または６２））について、それを構成してい
る高電子速度半導体層部７Ｈ（または低電子速度半導体
層部７Ｌ）において減少する第２のモードをとる。 このため、ゲート電極３及び９にそれぞれ印加する制御
電圧ＶＣ＋３及びＶ（＋９の周波数を、電子が上述した
平衡状態になる時点までに変化するような、電子が上述
した平衡状態になる時点で変化するような周波数の値よ
りも高い値にすることができる。 このため、第１図に示す本発明による速度変調型電界効
果トランジスタの場合、遮断周波数ｆ１が、第６図に示
すように、第４図で前述した従来の速度変調型電界効果
トランジスタの場合に比し複数倍（図の場合２倍）も高
く、よって、速度変調型電界効果トランジスタとしての
動作を、第４図で前述した従来の速度変調型電界効果ト
ランジスタの場合に比し、より高速に動作させることが
できる。 なお、上述においては、本発明の１つの実施例を示した
に留まり、第１図に示す本発明による速度変調型電界効
果トランジスタの構成において、ゲート電極３が、バッ
ファ層２内にその上面側において配されている構成に代
え、バッファ層２上に形成されている構成とすることも
でき、また、バッファ層２を省略し、これに応じて、ゲ
ート電極３を、半絶縁性半導体基板１内に、その上面側
において配している構成または半絶縁性半導体基板１上
に配している構成とすることもでき、さらには、ゲート
電極３及び９中のいずれか一方を省略した構成とするこ
ともできる。 また、電子バリア層４．１２及び８をｎ＋を有する半導
体層でなるものとするのに代え、絶縁体でなるものとす
ることもでき、さらに、ソース電極１０及びドレイン電
極１１を、電子バリア層４、チャンネル部５、電子バリ
ア層８及び１２の積層体内に、ゲート電極９を挟んだ両
位置において形成されたｎ＋型を有する半導体領域でな
るものとすることもできる。 さらに、複数のチャンネル層６１及び６２のそれぞれに
ついて、高速電子チャンネル層部７Ｈが低速電子チャン
ネル周部７Ｌ上に形成されている構成を有するのに代え
、それとは逆に低速電子チャンネル層部７Ｌが高速電子
チャンネル周部７日上に形成されている構成とし、上述
した場合と同様の作用・効果を得るように覆ることもで
き、その他、本発明の精神を脱することなしに、種々の
変型、変更をなし得るであろう。

【図面の簡単な説明】

第１図は、本発明による速度変調型電界効果トランジス
タの実施例を示す路線的断面図である。 第２図は、その動作を、バンド構造を用いて示す図であ
る。 第３図は、第１図に示す本発明による速度変調型電界効
果トランジスタの利得の周波数依存性を、第４図に示す
従来の速度変調型電界効果トランジスタのそれと対比し
て示す図である。 第４図は、従来の速度変調型電界効果トランジスタを示
す路線的断面図である。 第５図は、その動作を、バンド構造を用いて示す図であ
る。 第６図は、第１図及び第４図に示す速度変調型電界効果
トランジスタの説明に供する、ゲー上電極に印加する制
御ＩＩ雷電圧対するチャンネル部の相互コンダクタンス
の関係を示す図である。 １・・・・・・・・・・・・・・・半絶縁性半導体基板
２・・・・・・・・・・・・・・・バッファ層３・・・
・・・・・・・・・・・・ゲート電極４・・・・・・・
・・・・・・・・電子バリア層５・・・・・・・・・・
・・・・・チャンネル部６．６１．６２ ・・・・・・・・・・・・・・・チャンネル層７Ｌ・・
・・・・・・・・・・低速電子チャンネル層部７Ｈ・・
・・・・・・・・・・高速電子チャンネル層部８・・・
・・・・・・・・・・・・電子バリア層９・・・・・・
・・・・・・・・・グー１〜電極１０・・・・・・・・
・・・・・・・ソース電極１１・・・・・・・・・・・
・・・・ドレイン電極１２・・・・・・・・・・・・・
・・電子バリア層出願人　　日本電信電話株式会社 第２図 第１図 Ｔ 第４図 第５図

Claims (1)

【特許請求の範囲】
1. 【請求項１】 低電子速度が得られる半導体層でなる低速電子チャンネ
   ル層部と高電子速度が得られる半導体層でなる高速電子
   チャンネル層部との積層体でなるチャンネル層を有する
   チャンネル部と、上記チャンネル部上に、上記チャンネ
   ル層の主面と対向するように、絶縁体または半導体でな
   る電子バリア層を介して配されているゲート電極と、 上記チャンネル部に、上記ゲート電極を挟んだ両位置に
   おいてそれぞれ連結しているソース電極及びドレイン電
   極とを有する速度変調型電界効果トランジスタにおいて
   、 上記チャンネル部が、上記チャンネル層の複数を有し、 上記複数のチャンネル層が、絶縁体または半導体でなる
   他の電子バリア層を介して積層されていることを特徴と
   する速度変調型電界効果トランジスタ。