JPH01255312A - パルスドライブ回路 - Google Patents
パルスドライブ回路Info
- Publication number
- JPH01255312A JPH01255312A JP8370888A JP8370888A JPH01255312A JP H01255312 A JPH01255312 A JP H01255312A JP 8370888 A JP8370888 A JP 8370888A JP 8370888 A JP8370888 A JP 8370888A JP H01255312 A JPH01255312 A JP H01255312A
- Authority
- JP
- Japan
- Prior art keywords
- output
- level voltage
- voltage
- converter
- low level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、パルス発生器やパターン発生器の出力部とし
て用いられるパルスドライブ回路に関するものであり、
詳しくは高精度で任意の出力電圧が得られるパルスドラ
イブ回路に関するものである。
て用いられるパルスドライブ回路に関するものであり、
詳しくは高精度で任意の出力電圧が得られるパルスドラ
イブ回路に関するものである。
（従来の技術）
第７図は、従来のパルスドライブ回路の一例を示す構成
説明図である。第７図において、１．２は電流！、、１
２を出力する定電流源である。定を流源１の一端は電源
線＋■に接続され、他端はスイッチＳＷ、を介してダイ
オードＤＩ、Ｄ２のアノードに接続されている。定電流
源２の一端は電源線−■に接続され、他端はスイッチＳ
Ｗ２を介してダイオードＤ３．Ｄ４のカソードに接続さ
れている。３．４はスイッチｓｗ、ＳＷ２を相補的にオ
ン、オフ駆動するための相補的な制御信号Ｑ、ＣＩの入
力端子である。５はバッファアンプであり、入力端午は
ダイオードＤ１のカソードとダイオードＤ３のアノード
の接続点に接続され、出力端子は５０Ωの抵抗値を有す
る抵抗６を介して出力端子７に接続されている。８はハ
イレベル電圧Ｖｌ＋の入力端子であり、ダイオードＤ２
のカソードに接続きれている。９はローレベル電圧ＶＬ
の入力端子であり、ダイオードＤ４のアノードに接続さ
れている。
説明図である。第７図において、１．２は電流！、、１
２を出力する定電流源である。定を流源１の一端は電源
線＋■に接続され、他端はスイッチＳＷ、を介してダイ
オードＤＩ、Ｄ２のアノードに接続されている。定電流
源２の一端は電源線−■に接続され、他端はスイッチＳ
Ｗ２を介してダイオードＤ３．Ｄ４のカソードに接続さ
れている。３．４はスイッチｓｗ、ＳＷ２を相補的にオ
ン、オフ駆動するための相補的な制御信号Ｑ、ＣＩの入
力端子である。５はバッファアンプであり、入力端午は
ダイオードＤ１のカソードとダイオードＤ３のアノード
の接続点に接続され、出力端子は５０Ωの抵抗値を有す
る抵抗６を介して出力端子７に接続されている。８はハ
イレベル電圧Ｖｌ＋の入力端子であり、ダイオードＤ２
のカソードに接続きれている。９はローレベル電圧ＶＬ
の入力端子であり、ダイオードＤ４のアノードに接続さ
れている。
このような構成において、入力端子３．４に加えられる
制御信号ＱをＨレベルとし制御信号Ｑ゛をＬレベルとす
ると、スイッチＳＷ１はオフになりスイッチＳＷ２はオ
ンになる。これにより、定電流源２の電流Ｉ２は入力端
子９からダイオードＤ４＋スイッチＳＷ２を通って電源
線−■に洩れる。ここで、ダイオードＤコのカソードと
ダイオード４のカソードの接続点の電圧ｖ２は、ダイオ
ードＤ４の順方向電圧をｖｆとすると、ｖ、＝ｖＬ −
ｖｌ になる、そして、バッファアンプ５の入力電圧Ｖｉｎは
、ダイオードＤ３によりレベルシフトされることから、
ダイオードＤ３の順方向電圧もＶｆとすると、 Ｖ屯＝ （ＶＬ −Ｖｒ ）＋Ｖｆ ＝ｖＬ になる、従って、バッファアンプ５のゲインを１とする
と、出力端子７の電圧ＶＣ１ｉｔは、ｖＬと同一レベル
になる。
制御信号ＱをＨレベルとし制御信号Ｑ゛をＬレベルとす
ると、スイッチＳＷ１はオフになりスイッチＳＷ２はオ
ンになる。これにより、定電流源２の電流Ｉ２は入力端
子９からダイオードＤ４＋スイッチＳＷ２を通って電源
線−■に洩れる。ここで、ダイオードＤコのカソードと
ダイオード４のカソードの接続点の電圧ｖ２は、ダイオ
ードＤ４の順方向電圧をｖｆとすると、ｖ、＝ｖＬ −
ｖｌ になる、そして、バッファアンプ５の入力電圧Ｖｉｎは
、ダイオードＤ３によりレベルシフトされることから、
ダイオードＤ３の順方向電圧もＶｆとすると、 Ｖ屯＝ （ＶＬ −Ｖｒ ）＋Ｖｆ ＝ｖＬ になる、従って、バッファアンプ５のゲインを１とする
と、出力端子７の電圧ＶＣ１ｉｔは、ｖＬと同一レベル
になる。
同様に、入力端子３．４に加えられる制御信号ＱがＬレ
ベルで制御信号Ｑ−がＨレベルの場合には、出力端子７
の電圧ＶＵはＶＨと同一レベルになる。
ベルで制御信号Ｑ−がＨレベルの場合には、出力端子７
の電圧ＶＵはＶＨと同一レベルになる。
（発明が解決しようとする問題点）
ところで、このような回路の出力段はオーブンルーズに
なっている。
なっている。
このために、出力レベルは各ダイオードＤ１〜Ｄ４間の
特性のバラツキ、バッファアンプのゲイン誤差、抵抗６
の抵抗値誤差などの影響を受けやすく、高精度で任意の
出力電圧が得にくいという欠点がある。
特性のバラツキ、バッファアンプのゲイン誤差、抵抗６
の抵抗値誤差などの影響を受けやすく、高精度で任意の
出力電圧が得にくいという欠点がある。
本発明は、このような点に着目したものであり、その目
的は、任意のレベルの出力電圧が高精度で得られるパル
スドライブ回路を提供することにある。
的は、任意のレベルの出力電圧が高精度で得られるパル
スドライブ回路を提供することにある。
（問題点を解決するための手段）
本発明のパルスドライブ回路は、
出力パルスのハイレベル電圧およびローレベル電圧をデ
ジタル的に測定するＡ／Ｄ変換器と、出力パルスのハイ
レベル電圧の測定結果に基づいてハイレベル電圧が所望
の設定値になるようにハイレベル電圧をデジタル的に調
整する第１のＤ／Ａ変換器と、 出力パルスのローレベル電圧の測定結果に基づいてロー
レベル電圧が所望の設定値になるようにローレベル電圧
をデジタル的に調整する第２のＤ／Ａ変換器、 とで構成されたことを特徴とする。
ジタル的に測定するＡ／Ｄ変換器と、出力パルスのハイ
レベル電圧の測定結果に基づいてハイレベル電圧が所望
の設定値になるようにハイレベル電圧をデジタル的に調
整する第１のＤ／Ａ変換器と、 出力パルスのローレベル電圧の測定結果に基づいてロー
レベル電圧が所望の設定値になるようにローレベル電圧
をデジタル的に調整する第２のＤ／Ａ変換器、 とで構成されたことを特徴とする。
（実施例）
以下、図面を用いて本発明の実施例を詳細に説明する。
第１図は本発明の一実施例を示す構成説明図であり、第
７図と同一部分には同一符号を付けている。第１図にお
いて、１０は出力パルスのハイレベル電圧およびローレ
ベル電圧をデジタル的に測定するＡ／Ｄ変換器であり、
５０Ωに比べて充分高い抵抗値を有する抵抗器１１を介
して出力端子７に接続されている。このＡ／Ｄ変換器１
０の出力信号は演算制御部１２に加えられている。１３
は出力パルスのハイレベル電圧の測定結果に基づいてハ
イレベル電圧が所望の設定値になるようにハイレベル電
圧をデジタル的に！［する第１のＤ／Ａ変換器であり、
入力端子には演算制御部１２からデジタル信号が加えら
れ、出力端子はハイレベル電圧の出力端子に接続されて
いる。１４は出力パルスのローレベル電圧の測定結果に
基づいてローレベル電圧が所望の設定値になるようにロ
ーレベル電圧をデジタル的に調整する第２のＤ／Ａ変換
器であり、入力端子には演算制御部１２からデジタル信
号が加えられ、出力端子はローレベル電圧の出力端子に
接続されている。
７図と同一部分には同一符号を付けている。第１図にお
いて、１０は出力パルスのハイレベル電圧およびローレ
ベル電圧をデジタル的に測定するＡ／Ｄ変換器であり、
５０Ωに比べて充分高い抵抗値を有する抵抗器１１を介
して出力端子７に接続されている。このＡ／Ｄ変換器１
０の出力信号は演算制御部１２に加えられている。１３
は出力パルスのハイレベル電圧の測定結果に基づいてハ
イレベル電圧が所望の設定値になるようにハイレベル電
圧をデジタル的に！［する第１のＤ／Ａ変換器であり、
入力端子には演算制御部１２からデジタル信号が加えら
れ、出力端子はハイレベル電圧の出力端子に接続されて
いる。１４は出力パルスのローレベル電圧の測定結果に
基づいてローレベル電圧が所望の設定値になるようにロ
ーレベル電圧をデジタル的に調整する第２のＤ／Ａ変換
器であり、入力端子には演算制御部１２からデジタル信
号が加えられ、出力端子はローレベル電圧の出力端子に
接続されている。
このように構成された回路の動作を説明する。
まず、スイッチＳＷ１をオフにしてスイッチＳＷ２をオ
ンにする。これにより、出力端子７の出力電圧ＶＯ１ｌ
ｔは入力端子９のローレベル電圧ｖＬと等しくなる。こ
の状態での出力電圧ＶＯｕｔをＡ／Ｄ変換器１０でデジ
タル信号に変換して演算制御部１２に取り込む、そして
、出力電圧ＶＢがローレベル電圧■［の所望の設定値と
等しくなるように演算制御部１２からＤ／Ａ変換器１４
に加えられるデジタル信号の値を調節する０次に、スイ
ッチＳＷ１をオンにしてスイッチＳＷ２をオフにする。
ンにする。これにより、出力端子７の出力電圧ＶＯ１ｌ
ｔは入力端子９のローレベル電圧ｖＬと等しくなる。こ
の状態での出力電圧ＶＯｕｔをＡ／Ｄ変換器１０でデジ
タル信号に変換して演算制御部１２に取り込む、そして
、出力電圧ＶＢがローレベル電圧■［の所望の設定値と
等しくなるように演算制御部１２からＤ／Ａ変換器１４
に加えられるデジタル信号の値を調節する０次に、スイ
ッチＳＷ１をオンにしてスイッチＳＷ２をオフにする。
これにより、出力端子７の出力電圧Ｖｆｉは入力端子８
のハイレベル電圧Ｖ Ｈと等しくなる。この状態での出
力電圧ＶａをＡ／Ｄ変換器１ｏでデジタル信号に変換し
て演算制御部１２に取り込む、そして、出力電圧ＶＣＬ
ｌｔがハイレベル電圧ＶＨの所望の設定値と等しくなる
ように演算制御部１２からＤ／Ａ２換器１３に加えられ
るデジタル信号の値を調節する。
のハイレベル電圧Ｖ Ｈと等しくなる。この状態での出
力電圧ＶａをＡ／Ｄ変換器１ｏでデジタル信号に変換し
て演算制御部１２に取り込む、そして、出力電圧ＶＣＬ
ｌｔがハイレベル電圧ＶＨの所望の設定値と等しくなる
ように演算制御部１２からＤ／Ａ２換器１３に加えられ
るデジタル信号の値を調節する。
このような手順を実行することにより、出力パルスのハ
イレベル電圧ｖＨおよびローレベル電圧ｖＬを所望の値
に設定することができ、出力電圧レベルが高精度に設定
されたパルス出力を得ることができる。
イレベル電圧ｖＨおよびローレベル電圧ｖＬを所望の値
に設定することができ、出力電圧レベルが高精度に設定
されたパルス出力を得ることができる。
第２図は本発明の他の実施例を示す構成説明図であり、
第１図と同一部分には同一符号を付けている。第２図に
おいて、１５．１６は電流１１＋１２を出力する定電流
源である。定電流源１５の一端は電源線−■に接続され
、他端は抵抗１７を介してカレントスイッチ素子として
用いられる電界効果トランジスタＴｒ、のゲートに接続
されている。定電流源１６の一端は電源線−■に接続さ
れ、他端は抵抗１８を介してカレントスイッチ素子とし
て用いられる電界効果トランジスタ］゛ｒ２のゲートに
接続されている。これら電界効果トランジスタＴｒｌ、
Ｔｒ２としては、ＧａＡｓ ＭＥＳＦＦ、ＴやＨＥ
Ｍ ’Ｉ’などの高速素子が好適である。電界効果トラ
ンジスタ’ｒｒ１のゲートにはレベルシフト用のツェナ
ーダイオードＺ Ｄ ＋のアノードが接続され、ツェナ
ーダイオードＺＤ、のカソードにはＥＣＬ出力よりなる
制御信号Ｑの入力端子１９が接続されている。なお、ツ
ェナーダイオードＺ Ｄ ｔには並列にキャパシタＣ１
が接続され、入力端子１９にはＥ ＣＬ出力に対する終
端抵抗２０を介して一２ｖの電源線が接続されている。
第１図と同一部分には同一符号を付けている。第２図に
おいて、１５．１６は電流１１＋１２を出力する定電流
源である。定電流源１５の一端は電源線−■に接続され
、他端は抵抗１７を介してカレントスイッチ素子として
用いられる電界効果トランジスタＴｒ、のゲートに接続
されている。定電流源１６の一端は電源線−■に接続さ
れ、他端は抵抗１８を介してカレントスイッチ素子とし
て用いられる電界効果トランジスタ］゛ｒ２のゲートに
接続されている。これら電界効果トランジスタＴｒｌ、
Ｔｒ２としては、ＧａＡｓ ＭＥＳＦＦ、ＴやＨＥ
Ｍ ’Ｉ’などの高速素子が好適である。電界効果トラ
ンジスタ’ｒｒ１のゲートにはレベルシフト用のツェナ
ーダイオードＺ Ｄ ＋のアノードが接続され、ツェナ
ーダイオードＺＤ、のカソードにはＥＣＬ出力よりなる
制御信号Ｑの入力端子１９が接続されている。なお、ツ
ェナーダイオードＺ Ｄ ｔには並列にキャパシタＣ１
が接続され、入力端子１９にはＥ ＣＬ出力に対する終
端抵抗２０を介して一２ｖの電源線が接続されている。
電界効果
トランジスタＴｒ２のゲートにはレベルシフト用のツェ
ナーダイオードＺ Ｄ ２のアノードが接続され、ツェ
ナーダイオードＺＤ２のカソードにはＥＣＬ出力よりな
る制御信号Ｑ−の入力端子２１が接続されている。なお
、ツェナーダイオードＺＤ２には並列にキャパシタＣ２
が接続され、入力端子２１にはＥＣＬ出力に対する終端
抵抗２２を介して一２Ｖの電源線が接続されている。電
界効果トランジスタＴｒ１．Ｔｒ２のソースは共通に接
続されるとともに抵抗２３を介してトランジスタＴｒコ
のコレクタに接続されている。トランジスタ１゛ｒ３の
エミッタは抵抗２４を介して電源線Ｖｅに接続され、ベ
ースにはＤ／Ａ変換器１４の出力端子が接続されている
。抵抗２４は定電流の基準抵抗として用いられ、Ｄ／Ａ
変換器１４の出力信号はゲイン調！Ｉｉ信号として用い
られる。電界効果トランジスタＴｒ、のドレインには反
転出力信号Ｖ吋−の出力端子２５が接続され、電界効果
トランジスタ’ｒ’ ｒ ２のドレインには非反転出力
信号７皿の出力端子２６が接続されている。また、電界
効果トランジスタＴｒ、、Ｔｒ２のドレインはそれぞれ
抵抗値が５０Ωの抵抗２７．２８を介して制御電源線Ｖ
ｃに接続されている。制御電源線ＶｃにはキャパシタＣ
３を介して共通電位点が接続されるとともに、Ｄ／Ａ変
換器１３の出力端子が接続されている。Ｄ／Ａ変換器１
３の出力信号はオフセット調整信号として用いられ、抵
抗２７゜２８は出力終端抵抗として用いられるとともに
オフセット電圧加算抵抗として用いられる０反転出力信
号ｖａｔｔ”の出力端子２５には５０Ωに比べて充分抵
抗値が高い電圧測定用の抵抗２９を介して切換スイッチ
ＳＷ３の一方の固定接点ａが接続され、非反転出力信号
ＶｃＬｌｔの出力端子２６には５０Ωに比べて充分抵抗
値が高い電圧測定用の抵抗３０を介して切換スイッチＳ
Ｗコの他方の固定接点すが接続されている。切換スイッ
チＳＷコの可動接点ＣはＡ／Ｄ変換器１０に接続されて
いる。
ナーダイオードＺ Ｄ ２のアノードが接続され、ツェ
ナーダイオードＺＤ２のカソードにはＥＣＬ出力よりな
る制御信号Ｑ−の入力端子２１が接続されている。なお
、ツェナーダイオードＺＤ２には並列にキャパシタＣ２
が接続され、入力端子２１にはＥＣＬ出力に対する終端
抵抗２２を介して一２Ｖの電源線が接続されている。電
界効果トランジスタＴｒ１．Ｔｒ２のソースは共通に接
続されるとともに抵抗２３を介してトランジスタＴｒコ
のコレクタに接続されている。トランジスタ１゛ｒ３の
エミッタは抵抗２４を介して電源線Ｖｅに接続され、ベ
ースにはＤ／Ａ変換器１４の出力端子が接続されている
。抵抗２４は定電流の基準抵抗として用いられ、Ｄ／Ａ
変換器１４の出力信号はゲイン調！Ｉｉ信号として用い
られる。電界効果トランジスタＴｒ、のドレインには反
転出力信号Ｖ吋−の出力端子２５が接続され、電界効果
トランジスタ’ｒ’ ｒ ２のドレインには非反転出力
信号７皿の出力端子２６が接続されている。また、電界
効果トランジスタＴｒ、、Ｔｒ２のドレインはそれぞれ
抵抗値が５０Ωの抵抗２７．２８を介して制御電源線Ｖ
ｃに接続されている。制御電源線ＶｃにはキャパシタＣ
３を介して共通電位点が接続されるとともに、Ｄ／Ａ変
換器１３の出力端子が接続されている。Ｄ／Ａ変換器１
３の出力信号はオフセット調整信号として用いられ、抵
抗２７゜２８は出力終端抵抗として用いられるとともに
オフセット電圧加算抵抗として用いられる０反転出力信
号ｖａｔｔ”の出力端子２５には５０Ωに比べて充分抵
抗値が高い電圧測定用の抵抗２９を介して切換スイッチ
ＳＷ３の一方の固定接点ａが接続され、非反転出力信号
ＶｃＬｌｔの出力端子２６には５０Ωに比べて充分抵抗
値が高い電圧測定用の抵抗３０を介して切換スイッチＳ
Ｗコの他方の固定接点すが接続されている。切換スイッ
チＳＷコの可動接点ＣはＡ／Ｄ変換器１０に接続されて
いる。
第３図は第２図の等価回路図であり、第２図の出力端子
２５．２６にそれぞれ５０Ωの特性インピーダンスを有
する同軸ケーブル３１．３２の−端を接続し、各同軸ケ
ーブル３１．３２の他端を５０Ωの抵抗３３．３４で終
端する例を示している。第３図において、制御電圧線Ｖ
Ｃの電圧をＶＢとし、各抵抗３３．３４の終端電圧をＶ
Ｅとすると、抵抗３３の端部に現われる電圧ｖ１は、Ｖ
１＝５０ （Ｖａ 十Ｖｓ： ）／ （５０＋５０）＝
（Ｖａ ＋Ｖε）／２ になる。
２５．２６にそれぞれ５０Ωの特性インピーダンスを有
する同軸ケーブル３１．３２の−端を接続し、各同軸ケ
ーブル３１．３２の他端を５０Ωの抵抗３３．３４で終
端する例を示している。第３図において、制御電圧線Ｖ
Ｃの電圧をＶＢとし、各抵抗３３．３４の終端電圧をＶ
Ｅとすると、抵抗３３の端部に現われる電圧ｖ１は、Ｖ
１＝５０ （Ｖａ 十Ｖｓ： ）／ （５０＋５０）＝
（Ｖａ ＋Ｖε）／２ になる。
一方、抵抗３３の端部に現われる電圧ｖ２は、ｖ、＝ｖ
ａ ５０１１ ＝Ｖｔ−５０１２ になる、ここで、Ｉ ｔ ＋１２ ＝ １であり、■、
は１、＝ （ＶＢ Ｖ２ ）１５０ で表わすことができ、Ｉ２は Ｉ２ ＝ （ＶＥ Ｖ２ ）１５０ で表わすことができる。これらから、 ＶＥ ＋ＶＥｌ ２Ｖ２ ＝５０ Ｉの関係が成立し
、 Ｖ２ ＝ （ＶＥ 十Ｖａ ５０１ ） ／ ２と表
わすことができる。
ａ ５０１１ ＝Ｖｔ−５０１２ になる、ここで、Ｉ ｔ ＋１２ ＝ １であり、■、
は１、＝ （ＶＢ Ｖ２ ）１５０ で表わすことができ、Ｉ２は Ｉ２ ＝ （ＶＥ Ｖ２ ）１５０ で表わすことができる。これらから、 ＶＥ ＋ＶＥｌ ２Ｖ２ ＝５０ Ｉの関係が成立し
、 Ｖ２ ＝ （ＶＥ 十Ｖａ ５０１ ） ／ ２と表
わすことができる。
第４図はこのように構成される回路の動作を説明するた
めのタイミングチャートである。第４図において、（ａ
）は入力端子１９に加えられる制御信号Ｑを示し、（ｂ
）は入力端子２１に加えられる制御信号Ｑ−を示し、（
ｃ）は出力端子２６に出力される出力信号Ｖａ１ｔを示
し、（ｄ）は出力°端子２５に出力される出力信号ＶＵ
−を示している。
めのタイミングチャートである。第４図において、（ａ
）は入力端子１９に加えられる制御信号Ｑを示し、（ｂ
）は入力端子２１に加えられる制御信号Ｑ−を示し、（
ｃ）は出力端子２６に出力される出力信号Ｖａ１ｔを示
し、（ｄ）は出力°端子２５に出力される出力信号ＶＵ
−を示している。
まず、制御信号ＱがＬレベルになり制御信号Ｑ゛がＨレ
ベルになっている状態で切換スイッチＳＷ３の可動接点
Ｃを固定接点ａ、ｂ側に交互に切り換えて、出力信号ｖ
ｌｌＬ、 Ｖ田ｔ−をＡ／Ｄ変換器１０を介して演算制
御部１２に取り込む、この状態での出力信号Ｖ（Ｉｌｌ
はＶｔになり、ＶＬ＝ （ＶＥ ＋ＶＢＯ−５０１ｏ
）／２で表わされる。また、出力信号ｖは“はＶｌｌに
なり、 ＶＨ＝ （ＶＢＯ＋ＶＥ ）／２ で表わされる。
ベルになっている状態で切換スイッチＳＷ３の可動接点
Ｃを固定接点ａ、ｂ側に交互に切り換えて、出力信号ｖ
ｌｌＬ、 Ｖ田ｔ−をＡ／Ｄ変換器１０を介して演算制
御部１２に取り込む、この状態での出力信号Ｖ（Ｉｌｌ
はＶｔになり、ＶＬ＝ （ＶＥ ＋ＶＢＯ−５０１ｏ
）／２で表わされる。また、出力信号ｖは“はＶｌｌに
なり、 ＶＨ＝ （ＶＢＯ＋ＶＥ ）／２ で表わされる。
次に、制御信号ＱがＨレベルになり制御信号Ｑ゛がＬレ
ベルになっている状態で切換スイッチＳＷ３の可動接点
Ｃを固定接点ａ、ｂ側に交互に切り換えて、出力信号Ｖ
ｌｌｔ＋ＶＵ−をＡ／Ｄ変換器１０を介して演算制御部
１２に取り込む、この状態での出力信号ｖＩｌｌＩｌ＆
、ｔｖＨニなり、ＶＨｏ ＝ （Ｖａ ｏ ＋ＶＥ ）
／２で表わされる。また、出力信号ｖｌｌＩＬ“はｖ
Ｌになり、 ＶＬＯ＝ （ＶＥ ＋ＶＢ ｏ −５０Ｉｏ ）／２で
表わされる。
ベルになっている状態で切換スイッチＳＷ３の可動接点
Ｃを固定接点ａ、ｂ側に交互に切り換えて、出力信号Ｖ
ｌｌｔ＋ＶＵ−をＡ／Ｄ変換器１０を介して演算制御部
１２に取り込む、この状態での出力信号ｖＩｌｌＩｌ＆
、ｔｖＨニなり、ＶＨｏ ＝ （Ｖａ ｏ ＋ＶＥ ）
／２で表わされる。また、出力信号ｖｌｌＩＬ“はｖ
Ｌになり、 ＶＬＯ＝ （ＶＥ ＋ＶＢ ｏ −５０Ｉｏ ）／２で
表わされる。
以下同様に、制御信号Ｑ、Ｑ−のレベルが切り換わる毎
に切換スイッチＳＷ、の可動接点Ｃを固定接点ａ、ｂ側
に交互に切り換えて、出力信号■Ｕ、Ｖｌｌ−をＡ／Ｄ
変換器１０を介して演算制御部１２に取り込む、このよ
うなｎ周期目におけるＶＨＴＬは、 ＶＨｎ ＝ （Ｖａ ＴＬ 十ＶＥ ） ／ ２で表わ
すことができ、ＶＬｌｔは、 ＶＬｕ＝（Ｖｔ＋Ｖａｕ ５０１ｕ）／２で表わすこ
とができる。そして、これら測定電圧Ｖ Ｈ１１＋ ｖ
Ｌ ＩＬがハイレベル電圧ＶＨ＋ローレベル電圧Ｖ１．
の所望の設定値と等しくなるように演算制御部１２から
Ｄ／Ａ変換器１３．１４に加えられるデジタル信号の値
を調節する。
に切換スイッチＳＷ、の可動接点Ｃを固定接点ａ、ｂ側
に交互に切り換えて、出力信号■Ｕ、Ｖｌｌ−をＡ／Ｄ
変換器１０を介して演算制御部１２に取り込む、このよ
うなｎ周期目におけるＶＨＴＬは、 ＶＨｎ ＝ （Ｖａ ＴＬ 十ＶＥ ） ／ ２で表わ
すことができ、ＶＬｌｔは、 ＶＬｕ＝（Ｖｔ＋Ｖａｕ ５０１ｕ）／２で表わすこ
とができる。そして、これら測定電圧Ｖ Ｈ１１＋ ｖ
Ｌ ＩＬがハイレベル電圧ＶＨ＋ローレベル電圧Ｖ１．
の所望の設定値と等しくなるように演算制御部１２から
Ｄ／Ａ変換器１３．１４に加えられるデジタル信号の値
を調節する。
このような手順を実行することにより、出力パルスのハ
イレベル電圧ｖＨおよびローレベル電圧ｖＬを所望の値
に設定することができ、出力電圧レベルが高精度に設定
されたパルス出力を得ることができる。
イレベル電圧ｖＨおよびローレベル電圧ｖＬを所望の値
に設定することができ、出力電圧レベルが高精度に設定
されたパルス出力を得ることができる。
第５図はこのように構成される回路を差動出力型として
用いる場合の構成説明図であり、第３図と同一部分には
同一符号を付けている。第５図において、ＰＤＣはパル
スドライブ回路の一部分を示し、ＣＵＴは測定対象物を
示している。終端抵抗３３．３４の端部が接地されてい
る場合には、ＶＥがＯｖになることから、 Ｖ＊＝Ｖａ／２ Ｖａ＝（Ｖａ ５０１）／２ になり、ＥＣＬ、レベルになるように一２■に設定され
ている場合には、 Ｖ＋ ＝ ＜Ｖａ ２＞／２Ｖ２ ＝ （
Ｖａ ２−５０ Ｉ ） ／２になる。
用いる場合の構成説明図であり、第３図と同一部分には
同一符号を付けている。第５図において、ＰＤＣはパル
スドライブ回路の一部分を示し、ＣＵＴは測定対象物を
示している。終端抵抗３３．３４の端部が接地されてい
る場合には、ＶＥがＯｖになることから、 Ｖ＊＝Ｖａ／２ Ｖａ＝（Ｖａ ５０１）／２ になり、ＥＣＬ、レベルになるように一２■に設定され
ている場合には、 Ｖ＋ ＝ ＜Ｖａ ２＞／２Ｖ２ ＝ （
Ｖａ ２−５０ Ｉ ） ／２になる。
第６図は本発明の回路をシングルエンド出力型として用
いる場合の構成説明図であり、第５図と同一部分には同
一符号を付けている。第６図において、３５は反転出力
側を終端する終端抵抗であり、一端はＰＤＣの反転出力
端子側に接続され、他端はキャパシタＣ４を介して共通
電位点に接続されている。抵抗３５とキャパシタＣ４と
の接続点にはＤ／Ａ変換器３６の出力端子が接続されて
いる。このような構成において、まず、第２図における
Ｄ／Ａ変換器１３の出力をハイインピーダンスにしてカ
レントスイッチとして用いる１゛ｒ１をオフにし、この
状態における非反転出力電圧ｖ川を測定する。この測定
電圧がｖＥになる。そして、Ｄ／Ａ変換器３６からｖＥ
と等しい電圧が出力されるように演ユ制御部１２からＤ
／Ａ変換器３６にデジタル信号を加える。このようにし
てＤ／Ａ変換器３６の出力レベルを設定した後、第２Ｕ
Ａと同様な手順でＤ／Ａ変換器１３．１４の出力レベル
を調整設定する。これにより、ＤｔＪＴには、所望のレ
ベルに高精度で設定されたパルス信号が加えられること
になる。
いる場合の構成説明図であり、第５図と同一部分には同
一符号を付けている。第６図において、３５は反転出力
側を終端する終端抵抗であり、一端はＰＤＣの反転出力
端子側に接続され、他端はキャパシタＣ４を介して共通
電位点に接続されている。抵抗３５とキャパシタＣ４と
の接続点にはＤ／Ａ変換器３６の出力端子が接続されて
いる。このような構成において、まず、第２図における
Ｄ／Ａ変換器１３の出力をハイインピーダンスにしてカ
レントスイッチとして用いる１゛ｒ１をオフにし、この
状態における非反転出力電圧ｖ川を測定する。この測定
電圧がｖＥになる。そして、Ｄ／Ａ変換器３６からｖＥ
と等しい電圧が出力されるように演ユ制御部１２からＤ
／Ａ変換器３６にデジタル信号を加える。このようにし
てＤ／Ａ変換器３６の出力レベルを設定した後、第２Ｕ
Ａと同様な手順でＤ／Ａ変換器１３．１４の出力レベル
を調整設定する。これにより、ＤｔＪＴには、所望のレ
ベルに高精度で設定されたパルス信号が加えられること
になる。
このように構成することにより、出力電圧を測定しなが
ら出力電圧の値を調整するので基本的に高精度が得られ
、終端電圧が接地電位でない場合にも設定値と出力電圧
を常に等しくできる。
ら出力電圧の値を調整するので基本的に高精度が得られ
、終端電圧が接地電位でない場合にも設定値と出力電圧
を常に等しくできる。
また、出力部をカレントスイッチで構成した場合に回路
の動作速度を決定するものはカレントスイッチの動作速
度のみであり、このような素子としてＧａＡｓ ＭＥ
ＳＦＦ、’！’、ＨＥＭＴ、ＨＢ’ｌ”などの高速素子
を用いることにより、従来に比べて各段の高速化が実現
できる。
の動作速度を決定するものはカレントスイッチの動作速
度のみであり、このような素子としてＧａＡｓ ＭＥ
ＳＦＦ、’！’、ＨＥＭＴ、ＨＢ’ｌ”などの高速素子
を用いることにより、従来に比べて各段の高速化が実現
できる。
また、カレントスイッチは定電流源に接続されているこ
とからインピーダンスが高くなり、終端回路の構成が簡
単になる。
とからインピーダンスが高くなり、終端回路の構成が簡
単になる。
（発明の効果）
以上説明したように、本発明によれば、任意のレベルの
出力電圧が高精度で得られるパルスドライブ回路が実貌
でき、実用上の効果は大きい。
出力電圧が高精度で得られるパルスドライブ回路が実貌
でき、実用上の効果は大きい。
第１図は本発明の一実施例を示す構成説明図、第２図は
本発明の他の実施例を示す構成説明図、第３図は第２図
の等価回路図、第４図は動作を説明するためのタイミン
グチャート、第５図は差動出力型の説明図、第６図はシ
ングルエンド型の説明図、第７図は従来のパルスドライ
ブ回路の一例を示す構成説明図である。 １０・・・Ａ／Ｄ変換器、１２・・・演算ｉｌ制御部、
１３゜１４・・弓）／Ａ変換器。 第１図 第 Ｚ図 第３図 第４図 第５図
本発明の他の実施例を示す構成説明図、第３図は第２図
の等価回路図、第４図は動作を説明するためのタイミン
グチャート、第５図は差動出力型の説明図、第６図はシ
ングルエンド型の説明図、第７図は従来のパルスドライ
ブ回路の一例を示す構成説明図である。 １０・・・Ａ／Ｄ変換器、１２・・・演算ｉｌ制御部、
１３゜１４・・弓）／Ａ変換器。 第１図 第 Ｚ図 第３図 第４図 第５図
Claims (1)
- 【特許請求の範囲】 出力パルスのハイレベル電圧およびローレベル電圧を
デジタル的に測定するＡ／Ｄ変換器と、出力パルスのハ
イレベル電圧の測定結果に基づいてハイレベル電圧が所
望の設定値になるようにハイレベル電圧をデジタル的に
調整する第１のＤ／Ａ変換器と、 出力パルスのローレベル電圧の測定結果に基づいてロー
レベル電圧が所望の設定値になるようにローレベル電圧
をデジタル的に調整する第２のＤ／Ａ変換器、 とで構成されたことを特徴とするパルスドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8370888A JPH01255312A (ja) | 1988-04-05 | 1988-04-05 | パルスドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8370888A JPH01255312A (ja) | 1988-04-05 | 1988-04-05 | パルスドライブ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01255312A true JPH01255312A (ja) | 1989-10-12 |
Family
ID=13809997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8370888A Pending JPH01255312A (ja) | 1988-04-05 | 1988-04-05 | パルスドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255312A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253512A (ja) * | 1985-09-03 | 1987-03-09 | Anritsu Corp | パルス出力装置 |
-
1988
- 1988-04-05 JP JP8370888A patent/JPH01255312A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6253512A (ja) * | 1985-09-03 | 1987-03-09 | Anritsu Corp | パルス出力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5144174A (en) | Programmable delay circuit having a buffer stage connected in cascode between the outputs of a plurality of differential amplifiers and the output terminal | |
| US4801823A (en) | Sample hold circuit | |
| US6144234A (en) | Sample hold circuit and semiconductor device having the same | |
| US6144232A (en) | Chopper type voltage comparing circuit capable of correctly determining output polarity, and voltage comparing method | |
| US4716398A (en) | Linearity control circuit for digital to analog converter | |
| KR950012937B1 (ko) | 샘플홀드 회로 | |
| JPH066229A (ja) | Ｄ／ａ変換器 | |
| US5831423A (en) | Phase meter and method of providing a voltage indicative of a phase difference | |
| US5467035A (en) | Sample-and-hold circuit | |
| JPH1038930A (ja) | ピーク電圧検出回路 | |
| JPH04258897A (ja) | 広帯域サンプル／ホールド回路 | |
| JP3033131B2 (ja) | 波形サンプリング回路 | |
| JP3077815B2 (ja) | パルス信号発生回路 | |
| JPH06120747A (ja) | 差動増幅器 | |
| JP3869541B2 (ja) | サンプルホールド回路 | |
| JP2725329B2 (ja) | 電流電圧変換回路 | |
| JPH0311037B2 (ja) | ||
| JP2587173Y2 (ja) | 電流レンジ付定電流発生装置 | |
| JP3219653B2 (ja) | 信号保持回路 | |
| JP2944337B2 (ja) | レベル変換回路 | |
| JP2817256B2 (ja) | トラック・ホールド回路 | |
| JPH01185017A (ja) | コンパレータ | |
| US20080024221A1 (en) | Integrated low power received signal strength indicator (rssi) with linear characteristic | |
| JPS63187810A (ja) | 試験信号発生回路 | |
| JPH1054853A (ja) | コンパレータ |