JPH01256806A - 差動増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 皮亙立ヱ 本発明は差動増幅回路に関するものである。

良米肱韮 従来の差動増幅回路は第５図に示す様に、２個のトラン
ジスタ１，２と、これ等トランジスタ１゜２のコレクタ
抵抗５，６と、同じくエミッタ抵抗８．９と、共通の定
電流源１０とにより構成されている。両トランジスタの
ベース１４．１５が差動入力となり、コレクタ１６．１
７が差動出力となっている。尚、１２は直流電源を示し
ている。

この様な従来の差動増幅回路は第２図に示した周波数特
性１を有しており、直流において電圧利得を持つことは
明らかである。いま、ここで、入力される前段の直流オ
フセット電圧（入力直流オフセット電圧）をＶＩＯ１出
力直流オフセット電圧をＶ。とじ、利得をＧとすると、
次式が得られる。

Ｖｏ　＝　Ｇ　Ｖ　ｔｏ　　・”・・・（１）この様に
、入力電流オフセット電圧があると、電圧利得Ｇにより
出力端子１６．１７に出力直流オフセット電圧が現われ
るという欠点がある。

九旦ム旦旬 本発明の目的は、直流利得をなくして入力直流オフセッ
ト電圧が出力へ現われないようにしな差動増幅回路を提
供することである。

１匪ム璽見 本発明によれば、ベースを入力としコレクタを出力とす
る２個のトランジスタからなる差動増幅回路であって、
前記２個のトランジスタのエミツタ間を接続すべく設け
られたコンデンサと、前記２個のトランジスタの各々に
対応して設けられた定電流源とを有することを特徴とす
る差動増幅回路が得られる。

Ｘ里ヨ 以下に本発明の実施例を図面を用いて説明する。

第１図は本発明の一実１１１例の回路図であり、第５図
と同等部分は同一符号により示している。第５図におけ
るエミッタ抵抗８．９の代りにコンデンサ７を用いてお
り、このコンデンサ７により両トランジスタ１．２のエ
ミッタを交流的に結合している。そして各トランジスタ
１．２の定電流源１０．１１を夫々個別に設けている。

他の構成は第５図のそれと同一であってその説明は省略
する。

かかる構成において、コレクタ抵抗５．６の抵抗値をＲ
とし、コンデンサ７の容量値をＣとし、電流源１０．１
１の電流源を１とすると、電圧利得Ｇは次式となる。

Ｇ＝Ｒ／　＋　（ｋＴ／（ｔ　Ｉ＋１／　（４πｆＣ）
）・・・・・・（２） 上式において、ｋはボルツマン定数、ｑは電子の電荷、
Ｔは絶対温度、では周波数である。

上記（２）式は第２図に示す周波数特性２の様な曲線と
なり、周波数ｆが零に近づくとＧも零に近づき、よって
直流ではＧ＝０となる。このとき（１）式より、出力直
流オフセット電圧Ｖ。は次式となる。

Ｖ　ｏ　＝Ｇ　Ｖ　Ｉｏ　＝　Ｏ・・・・・・（３）よ
って、入力直流オフセット電圧は出力に伝達されること
はないのである。

第３図及び第４図は本発明の他の実施例を夫々示す回路
図であり、第１図及び第５図と同等部分は同一符号によ
り示している。これ等両回路では、夫々エミッタ間に抵
抗器を挿入して、入力ダイナミックレンジや利得を調整
するようにしたものであり、第１図の実施例と同様に出
力に直流オフセ・ｙ　トは現れない。

九匪五羞１ 本発明によれば、直流の電圧利得をなくすように構成す
ることにより、入力直流オフセット電圧が出力に現われ
ないようにすることができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の回路図、第２図は本発明の
実施例回路と従来例回路との周波数特性を比較して示し
た図、第３図及び第４図は本発明の他の実施例を夫々示
す回路図、第５図は従来の差動増幅回路を示す図である
。 主要部分の符号の説明 １．２・・・・・・トランジスタ ７・・・・・・コンデンサ ｔｏ、ｉｔ・・・・・・定電流源 出願人　日本電気株式会社く外１名）

Claims (1)

【特許請求の範囲】
1. （１）ベースを入力としコレクタを出力とする２個のト
   ランジスタからなる差動増幅回路であって、前記２個の
   トランジスタのエミッタ間を接続すべく設けられたコン
   デンサと、前記２個のトランジスタの各々に対応して設
   けられた定電流源とを有することを特徴とする差動増幅
   回路。